

Sérgio Paulo Melo de Souza

Automação de um Sistema de Transporte utilizando o CLP 5/15 voltada a Atividades Educacionais

Relatório de estágio supervisionado submetido à Unidade
Acadêmica de Engenharia Elétrica da Universidade
Federal de Campina Grande como parte dos requisitos
necessários para a obtenção do grau de Bacharel em
Ciências no Domínio da Engenharia Elétrica.

Área de Concentração: Automação Industrial

Orientador: João Batista Morais dos Santos

**Campina Grande, Paraíba
Agosto de 2011**

Sérgio Paulo Melo de Souza

Automação de um Sistema de Transporte utilizando o CLP 5/15 voltada a Atividades Educacionais

Relatório de estágio supervisionado submetido à Unidade
Acadêmica de Engenharia Elétrica da Universidade
Federal de Campina Grande como parte dos requisitos
necessários para a obtenção do grau de Bacharel em
Ciências no Domínio da Engenharia Elétrica.

Área de Concentração: Automação Industrial

Aprovado em:-----/-----/-----

Professor Avaliador

Universidade Federal de Campina Grande
Avaliador

Professor João Batista Moraes dos Santos

Universidade Federal de Campina Grande
Orientador, UFCG

Dedico este trabalho a minha família que me apoiou e incentivou durante todos estes anos de dedicação.

Resumo

Este trabalho tem como objetivo a elaboração de guias de experimentos para a disciplina Automação Industrial e desenvolvimento de um programa em linguagem LADDER para a automatização do modelo de um sistema de transporte e aquecimento presente no Laboratório de Automação Industrial (LAI).

No desenvolver do trabalho serão apresentados os equipamentos utilizados descrevendo as principais características de cada um. No final do trabalho serão descritos as atividades realizadas durante o estágio e mostrados os resultados, que consistem no programa desenvolvido e nos guias elaborados.

Palavras-chave: Estágio, CLP, Automação, Esteira, RSLogix.

Conteúdo

1	Introdução	1
1.1	Objetivos	1
2	Fundamentação Teórica	2
2.1	O CLP	2
2.1.1	Estrutura Básica	2
2.1.2	Programação	4
2.2	Família CLP-5	5
2.2.1	Características Gerais	5
2.2.2	Módulos de E/S 1771	7
2.2.3	Endereçamento	7
2.3	O Bloco Analógico de E/S 1791	8
2.3.1	Características Gerais	9
2.3.2	Configuração	11
2.3.3	Funções de Transferência em Bloco	12
2.4	Software RSLogix 5	13
3	Experimentos e Resultados	17
3.1	Estudo do sistema de transporte e aquecimento	17
3.2	Resultados	18
4	Conclusão	22
5	Referências Bibliográficas	22
6	ANEXOS	23
6.1	Programa de automatização do sistema de transporte e aquecimento	23
6.2	Guias de experimentos	25

Lista de Figuras

1	Unidades básicas do CLP [5].	2
2	Principais componentes da CPU [5].	3
3	Ciclo de processamento do CLP [4].	3
4	Os três principais símbolos de programação LADDER [5].	4
5	Exemplo de um diagrama LADDER [4].	4
6	Sistema de controle CLP-5/1771 [6].	5
7	Módulos de E/S [6].	7
8	Mapa de memória do processador CLP-5 1785 [1].	8
9	Forma geral de endereçamento lógico [1].	8
10	Características físicas do bloco analógico 1791-NDC [2].	9
11	Terminais de conexão do bloco analógico 1791-NDC [2].	10
12	Chaves de posição do bloco analógico 1791-NDC [2].	12
13	Configuração das oito chaves de posição [2].	13
14	Formato de um arquivo BTR [2].	13
15	Formato de um arquivo BTW [2].	14
16	Descrição dos bits da palavra de configuração do bloco analógico [2].	15
17	Tela principal do software RSLogix 5.	16
18	Sistema de transporte e aquecimento com esteira.	17
19	Esquema de ligações entre o módulo analógico 1791-NDC e a placa de aquisição de dados.	18
20	Esteira e seus componentes.	19
21	Parâmetros de configuração no RSLinx.	20

1 Introdução

O Controlador Lógico Programável (CLP) revolucionou os comandos e controles industriais desde seu surgimento na década de 80. Antes de seu surgimento, as tarefas de controles eram feitas por relés eletromagnéticos especialmente projetados para este fim.

O CLP surgiu dentro da indústria automobilística e seu primeiro objetivo foi de eliminar o alto custo e a falta de flexibilidade dos sistemas controlados por relé. Em 1968, a *General Motors Corporation* especificou os critérios de projeto para o primeiro CLP. Dentre as especificações estavam a necessidade de um sistema que fosse flexível e que possibilitasse funcionar não só na indústria automobilística, mas em toda a indústria manufatureira, fosse facilmente programável e reutilizável.

Desde seu aparecimento até hoje, muita coisa evoluiu nos controladores lógicos, como a variedade de tipos de entradas e saídas, o aumento da velocidade de processamento, o modo de programação e a interface com o usuário.

Neste trabalho propõe-se a elaboração de guias de experimentos que utilizem o bloco de entradas e saídas analógicas do CLP-5/15 da Allen Bradley, assim como a familiarização com este CLP e com o bloco de entradas e saídas analógicas. Primeiramente é feito uma descrição das principais características deste CLP e do bloco. Em seguida, são mostrados alguns experimentos realizados com o CLP-5/15 e seus resultados e por fim, são mostradas as conclusões do estágio.

1.1 Objetivos

- Elaboração de guias de experimentos para a disciplina Automação Industrial;
- Familiarização com o CLP-5/15, bloco de entradas e saídas analógicas e software RSLogix.

2 Fundamentação Teórica

Nesta seção é dada uma introdução sobre CLPs, descrito o controlador CLP-5 utilizado neste trabalho e o software para programação RSLogix 5.

2.1 O CLP

Os Controladores Lógicos Programáveis (CLP) são equipamentos eletrônicos utilizados em sistemas de automação flexível. São ferramentas de trabalho muito úteis e versáteis para aplicações em sistemas de acionamentos e controle, e por isso são utilizados em grande escala no mercado industrial. Permitem desenvolver e alterar facilmente a lógica para acionamento das saídas em função das entradas. Desta forma, podemos associar diversos sinais de entrada para controlar diversos atuadores ligados nos pontos de saída.

O CLP fornece diversas vantagens, tais como:

- Ocupa menor espaço;
- Menor consumo de energia elétrica;
- Reutilizáveis;
- Programáveis;
- Maior flexibilidade;
- Maior rapidez na elaboração de projetos.

2.1.1 Estrutura Básica

A estrutura de um CLP pode ser dividida em duas unidades básicas, a unidade central de processamento e o sistema de interface de entrada/saída (E/S). A figura 1 ilustra essas duas unidades básicas.



Figura 1: Unidades básicas do CLP [5].

A unidade central de processamento (CPU) comanda todas as atividades do CLP e é constituída de três componentes principais: o processador, o sistema de memória e a fonte de alimentação. A figura 2 ilustra o diagrama de blocos dos principais componentes da CPU.




Figura 2: Principais componentes da CPU [5].

A figura 3 ilustra o ciclo de operação do CLP. Durante este ciclo, a CPU lê os dados de entrada dos dispositivos de campo através das interfaces de entrada e armazena na unidade de memória interna denominada imagem de entrada. Em seguida, ela executa o sistema armazenado no sistema de memória, armazena os resultados na memória imagem de saída e em seguida atualiza os dispositivos de saída através das interfaces de saída.



Figura 3: Ciclo de processamento do CLP [4].

2.1.2 Programação

Para facilitar a programação dos CLPs , foram sendo desenvolvidas durante o tempo, diversas linguagens de programação. Essas linguagens de programação constituem-se em um conjunto de símbolos, comandos, blocos, figuras, etc, com regras de sintaxe e semântica. Entre elas, surgiu a linguagem LADDER.

A linguagem LADDER permite que se desenvolvam lógicas combinacionais, seqüenciais e circuitos que envolvam ambas, utilizando como operadores para estas lógicas: entradas, saídas, estados auxiliares e registros numéricos.

Para escrever um programa em LADDER usamos símbolos que representam as entradas e saídas do circuito, bem como funções matemáticas e lógicas. Alguns destes símbolos são mostrados na figura 4. Todo o diagrama é desenhado entre duas linhas verticais chamadas de *power rails*. Os circuitos e funções são situados em linhas horizontais chamadas de *rungs*. A figura 5 ilustra um exemplo de diagrama LADDER.


Tipo	Símbolo
Contato aberto	
Contato fechado	
Saída	

Figura 4: Os três principais símbolos de programação LADDER [5].




Figura 5: Exemplo de um diagrama LADDER [4].

As setas no diagrama da figura 5 representam o fluxo da execução do programa. O diagrama LADDER é lido da esquerda para a direita e de cima para baixo. Cada *run* define uma operação do processo e cada uma é iniciada com uma ou mais entradas e

termina em uma saída. As entradas e saídas são todas identificadas por seu endereço que é particular do CLP e cada fabricante tem seus próprios métodos de endereçamento.

Existem ainda outras linguagens que podem ser usadas para programarmos um CLP, como Lista de Instrução e Texto Estruturado. Porém, a mais utilizada e intuitiva é a linguagem LADDER.

2.2 Família CLP-5

O controlador programável CLP-5 está no centro de uma arquitetura de controle que reúne sistemas existentes e sistemas a serem criados através de redes como EtherNet/IP, ControlNet e DeviceNet, e oferece conectividade entre os controladores SLC 500, ControlLogix e MicroLogix. Como eles incluem conexões de rede embarcadas, os controladores CLP-5 permitem que a sua arquitetura seja flexível o bastante para incluir conexões de custo-benefício para uma ampla gama de dispositivos.

2.2.1 Características Gerais

Um sistema de controle CLP-5/1771 consiste, no mínimo, de um controlador programável e módulos de E/S em um único chassi 1771 com uma fonte de alimentação. O usuário escolhe o controlador com as portas de comunicação *on-board* que necessitar.




Figura 6: Sistema de controle CLP-5/1771 [6].

O controlador CLP-5 requer um chassi 1771 para armazenar os vários módulos. Os chassis estão disponíveis em tamanhos de 1, 2, 4, 8, 12 e 16 *slots* para os módulos. Sua parte de trás, chamada *backplane*, fornece um caminho de comunicação entre os módulos de E/S e entre o controlador ou o módulo adaptador de E/S.

As fontes de alimentação utilizadas pelo sistema fornecem alimentação de 5V dc diretamente ao backplane do chassi. Estas fontes de alimentação ocupam um ou dois *slots* em um sistema 1771 e podem fornecer até 8 A por fonte para o chassi de E/S, havendo a possibilidade de serem conectadas em paralelo para o fornecimento de uma corrente maior.

Os controladores CLP-5 são controladores de alta-velocidade que ocupam um único *slot* podendo ser usados para controle e processamento de informações. São projetados para operações de controle e intertravamento de grande porte com requisitos especiais de E/S e/ou que necessite de coordenação com outros controladores e dispositivos. Eles vem com diferentes tamanhos de memória e conexões de rede.

As principais características do controlador CLP-5 são as seguintes:

- Programação em lógica Ladder ou texto estruturado;
- Conjunto de instruções avançado, incluindo manipulação de arquivos, seqüenciador, diagnóstico, registrador de deslocamento, E/S imediatas e instruções de controle de programa;
- Múltiplos programas de controle principais para separação de tarefas de controle;
- Interrupções de entrada do processador e flags de estado global;
- Resposta a faltas programável para reação a faltas antes de um desligamento do sistema;
- Rotinas de interrupção temporizadas para verificação de informações específicas em determinados intervalos de tempo;
- Memória protegida selecionável por palavra em alguns processadores;
- 512 até máximo de 3072 entradas/saídas forçáveis em qualquer combinação;
- Até máximo de 50176 entradas/saídas não forçáveis;
- Entradas/saídas locais junto ao processador (módulos de E/S 1771);
- Entradas/saídas locais estendidas em alguns processadores;
- Entradas/saídas remotas universais;
- Entradas/saídas DeviceNet;
- Entradas/saídas ControlNet em alguns processadores;

2.2.2 Módulos de E/S 1771

A série de módulos de E/S 1771 oferecem módulos digitais, analógicos e módulos com requisitos especiais. Os módulos de E/S 1771 oferecem uma ampla gama de:

- Interfaces de sinal para sensores e atuadores cc e ca;
- Densidades de E/S com até 32 pontos por módulo;
- Níveis de sinal, incluindo entradas e saídas analógicas padrões, termopares diretas e entradas de temperatura RTD.




Figura 7: Módulos de E/S [6].

Os controladores CLP-5 suportam os módulos de E/S 1771 sobre as seguintes redes: E/S local, E/S remota, E/S local estendida e ControlNet. Quando o usuário seleciona os módulos de E/S 1771, ele deve selecionar também o chassi, a fonte de alimentação e o módulo adaptador (no caso de um chassi remoto ou chassi local estendido).

2.2.3 Endereçamento

O mapa de memória na figura 8 ilustra a disposição lógica da área de memória da tabela de dados no processador CLP-5 1785. Este mapa não representa a estrutura física da memória, mas fornece a forma de endereçamento na tabela de dados do processador.

A figura 9 ilustra o formato geral de um endereçamento lógico na tabela de dados da memória do processador CLP-5 1785. O formato do endereçamento muda para cada tipo de arquivo. Para os arquivos de saída e entrada não utilizamos o campo de número do arquivo. Para exemplificar, para endereçar uma entrada com sendo o bit 15 da palavra zero, faríamos da seguinte forma: *I* : 000/15.




Figura 8: Mapa de memória do processador CLP-5 1785 [1].




Figura 9: Forma geral de endereçamento lógico [1].

2.3 O Bloco Analógico de E/S 1791

O bloco de E/S analógica 1791-NDC consiste em uma dispositivo remoto de E/S com fonte de alimentação, controlador de interface programável, conexões entrada e saída e

circuitos de condicionamento de sinal.

2.3.1 Características Gerais

Os blocos analógicos se comunicam através de transferência em bloco ou transferência discreta com qualquer controlador Allen-Bradley que conecte a uma rede de E/S remota.

O bloco analógico opera da seguinte forma: os dispositivos de campo são conectados ao módulo que é conectado ao CLP através de um cabo de E/S remota, as entradas e saídas são escaneadas assincronamente e transferidas entre o bloco e o CLP via transferência em bloco ou transferência discreta. Os tipos de transferência serão descritos posteriormente.

A figura 10 ilustra as características físicas do bloco analógico e na figura 11 temos a descrição dos terminais de conexão para o bloco 1791-NDC.




Figura 10: Características físicas do bloco analógico 1791-NDC [2].

Cada bloco analógico tem quatro entradas independentes, as quais podem ser configuradas como todas entradas em tensão ou todas entradas em corrente. As saídas vem configuradas de fábrica e dependem da referência do bloco. No caso do bloco analógico 1791-NDC temos duas saídas em corrente de 0-20mA [2]. A tabela 1 mostra os tipos de bloco analógico [2].

Connections	1791-NDC		
	Designation	Description	Terminal No.
Power Connections	+24	+24V dc Power	1
	RET +24	dc Return	3
	GND	Chassis ground	2 ¹
Transducer Power ²	+24V	For current input only	25
Remote I/O Connections	BLU	Blue wire - RIO	6
	CLR	Clear wire - RIO	8
	SHD	Shield - RIO	7
I/O Connections			
Voltage Input	inV0 thru inV3	Voltage Input 0 through 3	9, 13, 17, 21
	RET in0 thru RET in3	Input Return 0 through 3	10, 14, 18, 22
Current Input	inI0 thru inI3	Current Input 0 through 3	11, 15, 19, 23
	RET in0 thru RET in3	Input Return 0 through 3	10, 14, 18, 22
Input Ground	GNDin0-GNDin3	Channels 0-3 ground	12, 16, 20, 24 ³
Output	out 0 - RET out 0	Output 0 (+) Return output 0 (-)	27 26 ⁴
	out 1 - RET out 1	Output 1 (+) Return output 1 (-)	29 28 ⁴
	Not used	For internal test only; not for customer use.	4, 5, 30

¹ Connect chassis ground to equipment grounding stud. These are not internally connected.
² 20-28V dc (nominal 24V, 100mA) voltage source for accommodating loop-powered current transducer inputs.
³ Terminals 12, 16, 20, and 24 are internally connected.
⁴ Terminals 26 and 28 internally connected together.

Figura 11: Terminais de conexão do bloco analógico 1791-NDC [2].

Referência	Fonte de Potência	Descrição
1791-N4V2	120V ac	4 entradas analógicas, 2 saídas em tensão
1791-N4C2	120V ac	4 entradas analógicas, 2 saídas em corrente
1791-NDV	24V dc	4 entradas analógicas, 2 saídas em tensão
1791-NDC	24V dc	4 entradas analógicas, 2 saídas em corrente

Tabela 1: Tipos de bloco analógico.

Para qualquer dos blocos listados na tabela 1, se o programa do usuário tentar escrever valores fora do intervalo de operação, o valor de saída é grampeado nos valores máximos ou mínimos. Quando isso ocorre é indicado na palavra de estado da instrução transferência em bloco de leitura (BTR). Na tabela 2 temos os tipos de entradas e as resoluções e na tabela 3 temos os tipos de saída com suas resoluções [2]. As saídas de ± 10 V fornecem 14 bits de resolução e são capazes de direcionar cargas maiores que $1k$ Ohm. Já as saídas de $0 - 20$ mA fornecem 13 bits de resolução e são capazes de direcionar cargas menores que $1k$ Ohm.

Tipos	Intervalo de entrada	Resolução
Tensão	$\pm 10V$	14 bits
Tensão ou corrente	$\pm 5V$	14 bits
Tensão	0-10V	14 bits
Tensão ou corrente	0-5V	14 bits

Tabela 2: Tipos de entrada do bloco analógico.

Tipo	Intervalo de saída	Resolução
Tensão	$\pm 10V$	14 bits
Corrente	0-20 mA	13 bits

Tabela 3: Tipos de saída do bloco analógico.

2.3.2 Configuração

Cada bloco analógico possui oito chaves de posição, como mostrado na figura 12, para a configuração dos seguintes parâmetros:

- Grupo de E/S inicial;
- Número do rack de E/S;
- Taxa de comunicação;
- Último chassi;
- Último estado;
- Transferência em bloco/transferência discreta;
- *Restart/lockout* do processador.




Figura 12: Chaves de posição do bloco analógico 1791-NDC [2].

Cada chave ou grupo de chaves configura determinada característica como mostrado na figura 13.

2.3.3 Funções de Transferência em Bloco

As funções de transferência em bloco são usadas em controladores programáveis que tem essa capacidade, como o CLP-5/15. A transferência em bloco de leitura (BTR) move bits de estados e dados do módulo para a tabela de dados do processador em apenas um ciclo de varredura de E/S. Esse processo é requisitado pelo programa de usuário presente no processador. As palavras transferidas contém dados de entradas e informações de estado do módulo. O tamanho máximo do arquivo BTR é de cinco palavras (de 0 até 4). A palavra 0 (zero) contém os bits de ligado (*power up bit*), de má configuração, fora do intervalo, código de estados e bits de alarme. A figura 14 ilustra o formato de um arquivo BTR.

A função de transferência em bloco de escrita (BTW) é utilizada para operação de

SW2-8	SW2-6	Last I/O Group	Communication Rate			Starting Quarter		
Not used	0	Not last rack	SW2-2	SW2-1	Bits/s	SW1-2	SW1-1	Module Group
	1	Last rack	0	0	57.6 K	0	0	0 (1st)
SW2-7	SW2-3	Transfer Type	0	1	115.2 K	0	1	2 (2nd)
Not Used	0	Block Transfer	1	0	230.4 K	1	0	4 (3rd)
	1	Discrete Transfer	1	1	230.4 K	1	1	6 (4th)

SW2-4	Hold Last State	SW2-5	Processor Restart/Lockout (PRL)
0	Reset Outputs	0	Processor Restart
1	Hold Last State	1	Processor Lockout

Figura 13: Configuração das oito chaves de posição [2].

Decimal	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
Octal	17	16	15	14	13	12	11	10	07	06	05	04	03	02	01	00
0	PU	BC	OR	Status Code				High Alarm				Low Alarm				
1	Input Channel 0 Data															
2	Input Channel 1 Data															
3	Input Channel 2 Data															
4	Input Channel 3 Data															

Figura 14: Formato de um arquivo BTR [2].

escrita e para configuração do bloco analógico. Com ela podemos configurar todos os canais de entrada e saída independentemente. O tamanho máximo de uma arquivo BTW é de 27 palavras (de 0 a 26) como pode ser visto na figura 15. Quando configuramos o módulo, primeiro enviamos um BTW completo. Após a configuração, o usuário pode encurtar o BTW para 3 palavras.

Na figura 16 temos a descrição de cada bit da primeira palavra do arquivo BTW usada para a configuração do bloco analógico.

2.4 Software RSLogix 5

O software RSLogix 5 é um pacote de programação para a família de controladores lógicos programáveis CLP-5 de Allen-Bradley. Além de permitir a programação do CLP-5, ele também permite a configuração dos módulos de E/S 1771 e dos módulos de comunicação. Com ele é possível programar utilizando a lógica LADDER.

A figura 17 ilustra uma tela do software RSLogix 5. Cada elemento da tela é descrito

Decimal	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
Octal	17	16	15	14	13	12	11	10	07	06	05	04	03	02	01	00
0	Module Mode			Scaling			Range			Alarm Enable			Filter			
1	Output Channel 0 Data															
2	Output Channel 1 Data															
3	Output Channel 0 Minimum Scaling															
4	Output Channel 0 Maximum Scaling															
5	Output Channel 1 Minimum Scaling															
6	Output Channel 1 Maximum Scaling															
7	Input Channel 0 Minimum Scaling															
8	Input Channel 0 Maximum Scaling															
9	Input Channel 1 Minimum Scaling															
10	Input Channel 1 Maximum Scaling															
11	Input Channel 2 Minimum Scaling															
12	Input Channel 2 Maximum Scaling															
13	Input Channel 3 Minimum Scaling															
14	Input Channel 3 Maximum Scaling															
15	Input Channel 0 Low Alarm Level															
16	Input Channel 0 High Alarm Level															
17	Input Channel 0 Alarm Deadband															
18	Input Channel 1 Low Alarm Level															
19	Input Channel 1 High Alarm Level															
20	Input Channel 1 Alarm Deadband															
21	Input Channel 2 Low Alarm Level															
22	Input Channel 2 High Alarm Level															
23	Input Channel 2 Alarm Deadband															
24	Input Channel 3 Low Alarm Level															
25	Input Channel 3 High Alarm Level															
26	Input Channel 3 Alarm Deadband															

Figura 15: Formato de um arquivo BTW [2].

abaixo:

Área de visualização do programa Local onde é possível visualizar e editar a lógica LADDER.

Janela de resultados Mostra os resultados de um procedimento de procura ou verificação.

Barra de menu Seleciona as funcionalidades do programa através desta barra.

Barra de ferramentas Contém as principais funções que serão usadas repetidamente para o desenvolvimento e teste da lógica do seu programa.

Word	Decimal Bit (Octal Bit)	Description																																													
Word 0	Bits 12-15 (14-17)	Module Mode. Bits 12-15 (14-17) determine the operation of the block module.																																													
		<table border="1"> <thead> <tr> <th>Bit</th> <th>15 (17)</th> <th>14 (16)</th> <th>13 (15)</th> <th>12 (14)</th> <th></th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>Normal operation with voltage inputs</td> </tr> <tr> <td></td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> <td>Normal operation with current inputs</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>Calibration operation (refer to Chapter 7)</td> </tr> </tbody> </table>	Bit	15 (17)	14 (16)	13 (15)	12 (14)			0	0	0	0	Normal operation with voltage inputs		0	0	0	1	Normal operation with current inputs		1	1	0	0	Calibration operation (refer to Chapter 7)																					
		Bit	15 (17)	14 (16)	13 (15)	12 (14)																																									
			0	0	0	0	Normal operation with voltage inputs																																								
		0	0	0	1	Normal operation with current inputs																																									
		1	1	0	0	Calibration operation (refer to Chapter 7)																																									
	Bits 10-11 (12-13)	Scaler Mode																																													
		<table border="1"> <thead> <tr> <th>Bit</th> <th>11 (13)</th> <th>10 (12)</th> <th>Mode</th> <th></th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>X</td> <td>binary</td> <td rowspan="3"> Binary Counts - binary data sent to the outputs and returned from the inputs is calibrated, but not scaled, providing maximum possible resolution. User Scaling - the input and output data are scaled by the values in words 3 thru 6 for outputs, and words 7 thru 14 for inputs. </td> </tr> <tr> <td></td> <td>1</td> <td>0</td> <td>default</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>user</td> </tr> </tbody> </table>	Bit	11 (13)	10 (12)	Mode			0	X	binary	Binary Counts - binary data sent to the outputs and returned from the inputs is calibrated, but not scaled, providing maximum possible resolution. User Scaling - the input and output data are scaled by the values in words 3 thru 6 for outputs, and words 7 thru 14 for inputs.		1	0	default		1	1	user																											
		Bit	11 (13)	10 (12)	Mode																																										
			0	X	binary	Binary Counts - binary data sent to the outputs and returned from the inputs is calibrated, but not scaled, providing maximum possible resolution. User Scaling - the input and output data are scaled by the values in words 3 thru 6 for outputs, and words 7 thru 14 for inputs.																																									
			1	0	default																																										
			1	1	user																																										
		Default Scaling Values are shown below:																																													
			<table border="1"> <thead> <tr> <th rowspan="2">Module Mode Bit 12 (14)</th> <th colspan="2">Range</th> <th rowspan="2">Default Minimum</th> <th rowspan="2">Default Maximum</th> <th rowspan="2">Approximate Default Resolution</th> </tr> <tr> <th>Bit 09 (11)</th> <th>Bit 08 (10)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>-10000</td> <td>+10000</td> <td>14 Bits</td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>-5000</td> <td>+5000</td> <td>13 Bits</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>-20000</td> <td>+20000</td> <td>14 Bits</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>0000</td> <td>+10000</td> <td>13 Bits</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>0000</td> <td>+5000</td> <td>12 Bits</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> <td>0000</td> <td>+20000</td> <td>14 Bits</td> </tr> </tbody> </table>	Module Mode Bit 12 (14)	Range		Default Minimum	Default Maximum	Approximate Default Resolution	Bit 09 (11)	Bit 08 (10)	0	0	0	-10000	+10000	14 Bits	0	0	1	-5000	+5000	13 Bits	1	0	1	-20000	+20000	14 Bits	0	1	0	0000	+10000	13 Bits	0	1	1	0000	+5000	12 Bits	1	1	1	0000	+20000	14 Bits
		Module Mode Bit 12 (14)	Range		Default Minimum	Default Maximum				Approximate Default Resolution																																					
			Bit 09 (11)	Bit 08 (10)																																											
	0	0	0	-10000	+10000	14 Bits																																									
0	0	1	-5000	+5000	13 Bits																																										
1	0	1	-20000	+20000	14 Bits																																										
0	1	0	0000	+10000	13 Bits																																										
0	1	1	0000	+5000	12 Bits																																										
1	1	1	0000	+20000	14 Bits																																										
Default scaling for the output is determined by the catalog number as follows:																																															
	<table border="1"> <thead> <tr> <th>Catalog Number</th> <th>Default Minimum</th> <th>Default Maximum</th> <th>Approximate Default Resolution</th> </tr> </thead> <tbody> <tr> <td>1791-N4V2, -NDV</td> <td>-10000</td> <td>+10000</td> <td>14 Bits</td> </tr> <tr> <td>1791-N4C2, -NDC</td> <td>00000</td> <td>+20000</td> <td>13 Bits</td> </tr> </tbody> </table>	Catalog Number	Default Minimum	Default Maximum	Approximate Default Resolution	1791-N4V2, -NDV	-10000	+10000	14 Bits	1791-N4C2, -NDC	00000	+20000	13 Bits																																		
Catalog Number	Default Minimum	Default Maximum	Approximate Default Resolution																																												
1791-N4V2, -NDV	-10000	+10000	14 Bits																																												
1791-N4C2, -NDC	00000	+20000	13 Bits																																												
Bits 08-09 (10-11)	Range selection bits. Bit 08 selects voltage and bit 09 selects unipolar or bipolar.																																														
		<table border="1"> <thead> <tr> <th colspan="2">Bit</th> <th rowspan="2">Range</th> </tr> <tr> <th>09 (11)</th> <th>08 (10)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>±10V</td> </tr> <tr> <td>0</td> <td>1</td> <td>±5V</td> </tr> <tr> <td>1</td> <td>0</td> <td>0-10</td> </tr> <tr> <td>1</td> <td>1</td> <td>0-5</td> </tr> </tbody> </table>	Bit		Range	09 (11)	08 (10)	0	0	±10V	0	1	±5V	1	0	0-10	1	1	0-5																												
	Bit		Range																																												
	09 (11)	08 (10)																																													
	0	0	±10V																																												
0	1	±5V																																													
1	0	0-10																																													
1	1	0-5																																													
Bits 04-07	Alarm Enable bits. Enables input alarm when set (1). Bit 04 corresponds to channel 0, bit 05 corresponds to channel 1, bit 06 corresponds to channel 2 and bit 07 corresponds to channel 3.																																														
	Bits 00-03	Digital Filter selection. Default of 0000 selects No Filter. Refer to Table 4.C.																																													

Figura 16: Descrição dos bits da palavra de configuração do bloco analógico [2].

Modo de operação Pode-se fazer o download ou upload do programa para o controlador, executar o programa, etc.

Barra de instruções LADDER Mostra os mnemonicos das instruções organizados em abas de categorias.

Barra de status Mostra informações de status do software.

Arvore de projeto Mostra todos as pastas e arquivos do seu projeto.




Figura 17: Tela principal do software RSLogix 5.

3 Experimentos e Resultados

3.1 Estudo do sistema de transporte e aquecimento

Essa etapa do trabalho consistiu em estudar o sistema de transporte e aquecimento. Durante esse estudo, foram feitos os diagramas de ligação para obtermos um maior detalhamento do sistema. O sistema, mostrado na figura 18, é constituído do CLP-5, módulo analógico 1791-NDC, placa de aquisição de dados e da esteira. Esta por sua vez, é constituída por:

- Motor CC de 12V
- Três sensores de presença fotoelétricos;
- Três resistores de 1 Ohm para aquecimento;
- Dois sensores de temperatura LM35;
- Ventilador para resfriamento;
- Sensor de velocidade (encoder);




Figura 18: Sistema de transporte e aquecimento com esteira.

A figura 19 ilustra as ligações entre o módulo analógico e a placa de aquisição de dados e a figura 20 representa um desenho da esteira.




Figura 19: Esquema de ligações entre o módulo analógico 1791-NDC e a placa de aquisição de dados.

3.2 Resultados

Os resultados deste trabalho foram:

- Identificação e correção de problemas na placa de aquisição de dados;
- Configuração da comunicação do CLP-5/15 com o computador utilizando o RSLinx;
- Desenvolvimento do programa para a automatização do sistema de transporte e aquecimento;
- Elaboração de guias de experimentos para o laboratório da disciplina Automação Industrial.

No início do estágio foram identificados erros na placa de aquisição de dados. Entre esses erros podemos citar: interligação errada entre os componentes e a placa, soldagem de




Figura 20: Esteira e seus componentes.

resistores incorretos na parte de geração do PWM e falta de fusíveis para o funcionamento correto da placa.

Após a correções dos erros supracitados, foi configurado o módulo de E/S analógica 1791 e configurado a comunicação entre o CLP-5/15 e o computador. O módulo foi configurado para trabalhar em uma taxa de 57,6 kb/s, utilizar a comunicação em transferência em bloco, com número de *rack* igual a 2 e ser o último *rack*, conforme pode ser visto nas tabelas 4 e 5. A configuração da comunicação serial entre o CLP-5/15 e o computador foi feita utilizando o software RSLinx. Na figura 21 podemos visualizar os parâmetros dessa configuração.

Configurado os equipamentos necessários, pudemos prosseguir no estágio desenvolvendo o programa que faz a automação do sistema de transporte e aquecimento. Esse programa pode ser visto na seção **ANEXOS**. O funcionamento do processo automatizado consiste nas seguintes etapas:

1. Um primeiro sensor localizado na extremidade da esteira detecta o objeto;
2. O motor é acionado realizando o transporte do objeto;
3. Quando o objeto chega ao forno, ele é detectado por um segundo sensor;

Grupo: 0(1ST)
Número do RACK: RACK 2

Tabela 4: Configuração do conjunto de chaves SW1

COMMUNICATION RATE: 57,6kB
TRANSFER TYPE: BLOCK TRANSFER
HOLD LAST STATE: RESET OUTPUTS
PROCESSOR RESTART-LOCKOUT: PROCESSOR RESTART
LAST IO GROUP: LAST RACK

Tabela 5: Configuração do conjunto de chaves SW2




Figura 21: Parâmetros de configuração no RSLinx.

4. O transporte pára e o aquecimento é iniciado;
5. Após determinado tempo de aquecimento o motor é acionado novamente dando continuidade ao transporte;
6. O objeto é transportado até a extremidade oposta da esteira, onde é detectado por um terceiro sensor;
7. Por fim, o transporte pára.

Por fim, foram elaborados guias de experimentos para auxiliarem os alunos no laboratório da disciplina Automação Industrial. Abaixo descrevemos cada um dos guias. Na seção **ANEXOS** encontram-se os guias elaborados.

Manual RSLogix 5 Descreve a tela principal do programa, ensina como criar um novo projeto, inserir a lógica LADDER, documentar e verificar a lógica do programa e executar o programa no CLP.

Guia de Experimento - Esteira Ensina como utilizar o bloco analógico para realizar leituras dos sensores, acionamento do motor e aquecimento da resistência do forno da esteira.

4 Conclusão

Neste trabalho foi desenvolvido um programa para automatizar o sistema de transporte e aquecimento utilizando a esteira do Laboratório de Automação Industrial (LAI). Além disso, foram desenvolvidos guias de experimentos para a disciplina Automação Industrial. Durante o estágio foi estudado as características gerais do CLP-5/15 e utilizado o software RSLogix criação do programa em linguagem LADDER.


Conclui-se, portanto, que o estágio foi importante para a fixação de conteúdos já vistos em disciplinas do curso, para o aprendizado de novos conteúdos, para a utilização do módulo de E/S analógica 1791-NDC e para a familiarização com o CLP-5/15 e com o software RSLogix 5, ambos da Allen-Bradley.


5 Referências Bibliográficas

- [1] ALLEN-BRADLEY. 1785 PLC-5 Programmable Controllers: Addressing Reference Manual. USA, Agosto, 1995, 80 p.
- [2] ALLEN-BRADLEY. 1791 ANALOG BLOCK I/O MODULES: User Manual. USA, Março, 1994, 80 p.
- [3] BARBOSA, H.A. Instalação e Configuração de Plataforma Experimental Utilizando o CLP-5/15. Trabalho de Conclusão de Curso - UFCG. Campina Grande, Julho, 2009.
- [4] BARROS, P.R.; SANTOS, J.B.M; GOMES, V.M. Controladores Lógicos Programáveis. Campina Grande.
- [5] GLEISON, J. Apostila MicroLogix 1100. CENTECON. Maio, 2008. Disponível em: <<http://pt.scribd.com/doc/59466713/Manual-RSLogix-500>> Acesso em: 7 agosto 2011.
- [6] ROCKWELL AUTOMATION. PLC-5 Programmable Controllers: Selection Guide 1785 and 1771. USA, Junho, 2006, 60 p.
- [7] ROCKWELL AUTOMATION. RSLogix 5: Getting Results Guide. USA, Janeiro, 2007, 125 p.

6 ANEXOS

6.1 Programa de automatização do sistema de transporte e aquecimento





6.2 Guías de experimentos



UNIVERSIDADE FEDERAL DE CAMPINA GRANDE
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA
CURSO DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA

GUIA DE EXPERIMENTO

CLP-5 E RSLOGIX 5

Aluno: Sérgio Paulo Melo de Souza
Orientador: João Batista

Campina Grande, Paraíba. 2011

Conteúdo

1	Introdução	1
2	CLP-5/1771	2
2.1	Características Gerais	2
2.2	Módulos de E/S 1771	3
2.3	Endereçamento	4
3	RSLogix 5	6
3.1	Tela Principal	6
3.2	Criando um novo projeto	7
3.3	Adicionando um chassi e os módulos de E/S	8
3.4	Inserindo a lógica do programa	8
3.5	Documentando e verificando o programa	10
3.6	Executando o programa	10

1 Introdução

Neste guia descreveremos as características gerais do controlador lógico programável CLP-5 presente no Laboratório de Automação Industrial (LAI). Abordaremos também o software RSLogix 5 descrevendo as funcionalidades básicas e necessárias para criação de um projeto em linguagem LADDER para o CLP-5.

2 CLP-5/1771

O controlador programável CLP-5 está no centro de uma arquitetura de controle que reúne sistemas existentes e sistemas a serem criados através de redes como EtherNet/IP, ControlNet e DeviceNet, e oferece conectividade entre os controladores SLC 500, ControlLogix e MicroLogix. Como eles incluem conexões de rede embarcadas, os controladores CLP-5 permitem que a sua arquitetura seja flexível o bastante para incluir conexões de custo-benefício para uma ampla gama de dispositivos.

2.1 Características Gerais

Um sistema de controle CLP-5/1771 consiste, no mínimo, de um controlador programável e módulos de E/S em um único chassi 1771 com uma fonte de alimentação. O usuário escolhe o controlador com as portas de comunicação *on-board* que necessitar.




Figura 1: Sistema de controle CLP-5/1771.

O controlador CLP-5 requer um chassi 1771 para armazenar os vários módulos. Os chassis estão disponíveis em tamanhos de 1, 2, 4, 8, 12 e 16 *slots* para os módulos. Sua parte de trás, chamada *backplane*, fornece um caminho de comunicação entre os módulos de E/S e entre o controlador ou o módulo adaptador de E/S.

As fontes de alimentação utilizadas pelo sistema fornecem alimentação de 5V dc diretamente ao backplane do chassi. Estas fontes de alimentação ocupam um ou dois *slots* em um sistema 1771 e podem fornecer até 8 A por fonte para o chassi de E/S, havendo a possibilidade de serem conectadas em paralelo para o fornecimento de uma corrente maior.

Os controladores CLP-5 são controladores de alta-velocidade que ocupam um único *slot* podendo ser usados para controle e processamento de informações. São projetados para operações de controle e intertravamento de grande porte com requisitos especiais de E/S e/ou que necessite de coordenação com outros controladores e dispositivos. Eles vem com diferentes tamanhos de memória e conexões de rede.

As principais características do controlador CLP-5 são as seguintes:

- Programação em lógica Ladder ou texto estruturado;
- Conjunto de instruções avançado, incluindo manipulação de arquivos, seqüenciador, diagnóstico, registrador de deslocamento, E/S imediatas e instruções de controle de programa;
- Múltiplos programas de controle principais para separação de tarefas de controle;
- Interrupções de entrada do processador e flags de estado global;
- Resposta a faltas programável para reação a faltas antes de um desligamento do sistema;
- Rotinas de interrupção temporizadas para verificação de informações específicas em determinados intervalos de tempo;
- Memória protegida selecionável por palavra em alguns processadores;
- 512 até máximo de 3072 entradas/saídas forçáveis em qualquer combinação;
- Até máximo de 50176 entradas/saídas não forçáveis;
- Entradas/saídas locais junto ao processador (módulos de E/S 1771);
- Entradas/saídas locais estendidas em alguns processadores;
- Entradas/saídas remotas universais;
- Entradas/saídas DeviceNet;
- Entradas/saídas ControlNet em alguns processadores;

2.2 Módulos de E/S 1771

A série de módulos de E/S 1771 oferecem módulos digitais, analógicos e módulos com requisitos especiais. Os módulos de E/S 1771 oferecem uma ampla gama de:

- Interfaces de sinal para sensores e atuadores cc e ca;
- Densidades de E/S com até 32 pontos por módulo;




Figura 2: Módulos de E/S.

- Níveis de sinal, incluindo entradas e saídas analógicas padrões, termopares diretas e entradas de temperatura RTD.

Os controladores CLP-5 suportam os módulos de E/S 1771 sobre as seguintes redes: E/S local, E/S remota, E/S local estendida e ControlNet. Quando o usuário seleciona os módulos de E/S 1771, ele deve selecionar também o chassi, a fonte de alimentação e o módulo adaptador (no caso de um chassi remoto ou chassi local estendido).

2.3 Endereçamento

O mapa de memória na figura 3 ilustra a disposição lógica da área de memória da tabela de dados no processador CLP-5 1785. Este mapa não representa a estrutura física da memória, mas fornece a forma de endereçamento na tabela de dados do processador.

A figura 4 ilustra o formato geral de um endereçamento lógico na tabela de dados da memória do processador CLP-5 1785. O formato do endereçamento muda para cada tipo de arquivo. Para os arquivos de saída e entrada não utilizamos o campo de número do arquivo. Para exemplificar, para endereçar uma entrada com sendo o bit 15 da palavra zero, faríamos da seguinte forma: $I : 000/15$.




Figura 3: Mapa de memória do processador CLP-5 1785.




Figura 4: Forma geral de endereçamento lógico.

3 RSLogix 5

O software RSLogix 5 é um pacote de programação para a família de controladores lógicos programáveis CLP-5 de Allen-Bradley. Além de permitir a programação do CLP-5, ele também permite a configuração dos módulos de E/S 1771 e dos módulos de comunicação. Com ele é possível programar utilizando a lógica LADDER.

Podemos citar algumas características desse software como:

- Possui um verificador de projetos poderoso que pode ser usado para construir uma lista de erros onde é possível navegar para realizar as correções necessárias;
- Arrastar e soltar para mover rapidamente elementos de uma tabela de dados de um arquivo para outro, linhas de uma sub-rotina ou projeto para outro, ou instruções de linha em linha dentro de um projeto;
- Procurar e substituir para alterar rapidamente as ocorrências de um determinado endereço ou símbolo;
- Uma interface em árvore que lhe permite acessar todas as pastas e arquivos do seu projeto.

3.1 Tela Principal

A figura 5 ilustra a tela principal do software RSLogix 5. Cada elemento da tela é descrito abaixo:

Área de visualização do programa Local onde é possível visualizar e editar a lógica LADDER.

Janela de resultados Mostra os resultados de um procedimento de procura ou verificação.

Barra de menu Selecione as funcionalidade do programa através desta barra.

Barra de ferramentas Contém as funções principais funções que serão usadas repetidamente para o desenvolvimento e teste da lógica do seu programa.

Modo de operação Pode-se fazer o download ou upload do programa para o controlador, executar o programa, etc.

Barra de instruções LADDER Mostra os mnemonicos das instruções organizados em abas de categorias.

Barra de status Mostra informações de status do software.

Árvore de projeto Mostra todos as pastas e arquivos do seu projeto.




Figura 5: Tela principal do software RSLogix 5.

3.2 Criando um novo projeto

O RSLogix 5 é baseado em projetos que é um conjunto completo de arquivos associados com a lógica do seu programa. Para criar um novo projeto devemos de antemão saber qual o modelo e as características do CLP. Para criarmos um novo projeto basta selecionarmos na barra de menu *File* -> *New* ou apertar *Ctrl+N*, como mostrado na figura 6. A tela mostrada na figura 7 irá aparecer após esse procedimento. Nela devemos escolher o tipo de processador e suas características e então clicar em *OK*.




Figura 6: Tela: Novo programa.




Figura 7: Tela: Escolhendo o processador.

3.3 Adicionando um chassi e os módulos de E/S

Para adicionar um chassi:

1. Na Árvore de Projeto dê um clique duplo no ícone *IO Configuration*. A caixa de diálogo mostrada na figura 8 irá aparecer.
2. Clique com o botão direito na caixa de diálogo e selecione *Add Chassis*

Para adicionar um módulo dê um duplo clique no chassi, clique com o botão direito e clique em *Insert Module* como mostrado na figura 9. Os módulos são os cartões de E/S que estão nos *slots* do chassi. O usuário deve adicionar cada um escolhendo-os pela referência como mostrado na figura 10.




Figura 8: Tela: Adicionando chassi.




Figura 9: Tela: Inserindo um módulo.

3.4 Inserindo a lógica do programa

Geralmente o programa principal é aberto quando abrimos um projeto. Se o usuário ainda não entrou com qualquer lógica, apenas a linha de fim é mostrada (figura X). Para inserir a lógica LADDER em um novo programa, fazemos:




Figura 10: Tela: Escolhendo o módulo.

1. Clique na linha de fim e então selecione o ícone de nova linha na aba *User* da barra de instruções;
2. Para colocar uma instrução numa linha, clique no ícone na barra de instruções (figura 11). Para colocar mais instruções basta clicar nos ícones correspondentes. O RSLogix 5 põe as instruções da esquerda para a direita.
3. Para atribuir um endereço a uma instrução, clique na instrução, digite o endereço no campo vazio acima desta e então pressione *Enter* (figura 12).




Figura 11: Tela: Inserindo uma instrução LADDER.




Figura 12: Tela: Atribuindo um endereço a uma instrução.

O RSLogix 5 é um editor baseado em arquivo, isto significa que o usuário pode:

- Criar e/ou editar múltiplas linhas ao mesmo tempo;
- Inserir endereços antes de realmente criar os arquivos da tabela de dados de E/S;
- Inserir símbolos antes de atribuir endereços para eles no banco de dados;

3.5 Documentando e verificando o programa

Para comentar uma linha do programa clique com o botão direito sobre a linha e selecione a opção *Edit Comment* (figura 13). Uma nova tela aparecerá, como mostrado na figura 14. Nesta tela o usuário pode escolher entre comentar uma linha (*File/Rung*) ou comentar um endereço (Output Address). Após escolhida a opção desejada, adicionamos um título (Page Title) a página e/ou apenas um comentário na linha selecionada (Rung Comment).




Figura 13: Tela: Selecionando a linha.




Figura 14: Tela: Comentando a linha.

Para verificarmos a lógica do programa ou do projeto basta clicarmos no ícone (figura 15) *Verify File* ou *Verify Project*, respectivamente.



Figura 15: Tela: Ícones de verificar programa e verificar projeto.

3.6 Executando o programa

Para transferir o programa para a memória de programa do CLP Na barra de menu selecione *Comms* – > *Download*, ou ainda, clique na seta ao lado da palavra *OFFLINE* na tela principal e selecione a opção *Download* (figura X). O RSLogix verifica automaticamente realiza a verificação do projeto. Se não houver erros, o *download* é iniciado (figura X). Se houver erros, o usuário deve primeiro corrigí-los e então novamente iniciar o *Download* do projeto. Após o *download*, o RSLogix perguntará se o usuário quer mudar para o modo *online* (figura X). Clique em *Sim* para mudar para o modo *online*. Por fim,

para executar o programa clique na seta e selecione *Run* (figura X). Para retornar ao modo de programação *offline* clique novamente na seta e selecione a opção *Go Offline*.



Figura 16: Tela: Realizando o download do projeto.




Figura 17: Tela: Download do projeto.



Figura 18: Tela: Escolhendo modo online.



Figura 19: Tela: Executando o projeto.



Figura 20: Tela: Retornando para o modo offline.



UNIVERSIDADE FEDERAL DE CAMPINA GRANDE
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA
CURSO DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA

GUIA DE EXPERIMENTO

SISTEMA DE TRANSPORTE E AQUECIMENTO

Aluno: Sérgio Paulo Melo de Souza
Orientador: João Batista

Campina Grande, Paraíba. 2011

Conteúdo

1	Introdução	1
2	Módulo de E/S analógica	2
2.1	Instrução de Transferência em Bloco	5
3	Esteira	9
4	Instruções LADDER	13
4.1	OTL	13
4.2	OTU	13
4.3	MOV	13
4.4	TON	14
4.5	BTR e BTW	14
5	Atividades Experimentais	16
5.1	Acionando o Motor	16
5.2	Transporte e Aquecimento	16

1 Introdução

O sistema composto do CLP-5 de Allen-Bradley, placa de aquisição de dados, módulo de E/S analógica 1791-NDC e esteira serve como modelo de um sistema de transporte e aquecimento muito utilizado em indústria. Esse guia fornece uma visão geral desse sistema presente no Laboratório de Automação Industrial (LAI). As características gerais do sistema e como realizar o controle da esteira é discutido nas seções seguintes.

2 Módulo de E/S analógica

O módulo de E/S analógica 1791-NDC consiste em um dispositivo remoto de E/S com fonte de alimentação, controlador de interface programável, conexões entrada e saída e circuitos de condicionamento de sinal. Ele se comunica através de transferência em bloco ou transferência discreta com qualquer controlador Allen-Bradley que conecte a uma rede de E/S remota.

Ele opera da seguinte forma: os dispositivos de campo são conectados ao módulo que é conectado ao CLP através de um cabo de E/S remota, as entradas e saídas são escaneadas assincronamente e transferidas entre o bloco e o CLP via transferência em bloco ou transferência discreta. Os tipos de transferência serão descritos posteriormente. A figura 1 ilustra as características físicas do módulo analógico 1791-NDC.




Figura 1: Características físicas do bloco analógico 1791-NDC.

O módulo de E/S analógica 1791 possui oito chaves de posição, como mostrado na figura 2, para a configuração dos seguintes parâmetros:

- Grupo de E/S inicial;
- Número do rack de E/S;

- Taxa de comunicação;
- Último chassi;
- Último estado;
- Transferência em bloco/transferência discreta;
- *Restart/lockout* do processador.




Figura 2: Chaves de posição do bloco analógico 1791-NDC.

Cada chave ou grupo de chaves configura determinada característica como mostrado na figura 3. O módulo presente no laboratório está configurado como mostrado nas tabelas 1 e 2. A figura 4 ilustra os terminais de conexão desse módulo.

O módulo 1791-NDC tem quatro entradas independentes, as quais podem ser configuradas como todas entradas em tensão ou todas entradas em corrente. As saídas vem configuradas de fábrica e para o este módulo temos duas saídas em corrente de 0-20mA.

Grupo: 0(1ST)
Número do RACK: RACK 2

Tabela 1: Configuração do conjunto de chaves SW1

COMMUNICATION RATE: 57,6kB
TRANSFER TYPE: BLOCK TRANSFER
HOLD LAST STATE: RESET OUTPUTS
PROCESSOR RESTART-LOCKOUT: PROCESSOR RESTART
LAST IO GROUP: LAST RACK

Tabela 2: Configuração do conjunto de chaves SW2

SW2-8	SW2-6	Last I/O Group	Communication Rate			Starting Quarter		
			SW2-2	SW2-1	Bits/s	SW1-2	SW1-1	Module Group
Not used	0	Not last rack	0	0	57.6 K	0	0	0 (1st)
	1	Last rack						
SW2-7	SW2-3	Transfer Type	0	1	115.2 K	0	1	2 (2nd)
			Not Used	0	Block Transfer	1	0	230.4 K
	1	Discrete Transfer	1	1	230.4 K	1	1	6 (4th)

SW2-4	Hold Last State	SW2-5	Processor Restart/Lockout (PRL)
0	Reset Outputs	0	Processor Restart
1	Hold Last State	1	Processor Lockout

Figura 3: Configuração das oito chaves de posição.

Quando o programa do usuário tenta escrever valores fora do intervalo de operação do módulo, o valor de saída é grampeado nos valores máximos ou mínimos e um bit na palavra de status da instrução de transferência em bloco de leitura (BTR) é setado. A resolução e o intervalo de operação das entradas são configuradas utilizando a instrução de transferência em bloco de escrita (BTW). Na tabela 3 temos os tipos de entradas e suas resoluções. Para o módulo 1791-NDC as saídas têm 13 bits de resolução e são capazes de direcionar cargas menores que 1k Ohm.

Tipos	Intervalo de entrada	Resolução
Tensão	$\pm 10V$	14 bits
Tensão ou corrente	$\pm 5V$	14 bits
Tensão	0-10V	14 bits
Tensão ou corrente	0-5V	14 bits

Tabela 3: Tipos de entrada do bloco analógico.

Connections	1791-NDC		
	Designation	Description	Terminal No.
Power Connections	+24	+24V dc Power	1
	RET +24	dc Return	3
	GND	Chassis ground	2 ¹
Transducer Power ²	+24V	For current input only	25
Remote I/O Connections	BLU	Blue wire - RIO	6
	CLR	Clear wire - RIO	8
	SHD	Shield - RIO	7
I/O Connections			
Voltage Input	inV0 thru inV3	Voltage Input 0 through 3	9, 13, 17, 21
	RET in0 thru RET in3	Input Return 0 through 3	10, 14, 18, 22
Current Input	inI0 thru inI3	Current Input 0 through 3	11, 15, 19, 23
	RET in0 thru RET in3	Input Return 0 through 3	10, 14, 18, 22
Input Ground	GNDin0-GNDin3	Channels 0-3 ground	12, 16, 20, 24 ³
Output	out 0 - RET out 0	Output 0 (+) Return output 0 (-)	27 26 ⁴
	out 1 - RET out 1	Output 1 (+) Return output 1 (-)	29 28 ⁴
	Not used	For internal test only; not for customer use.	4, 5, 30

¹ Connect chassis ground to equipment grounding stud. These are not internally connected.
² 20-28V dc (nominal 24V, 100mA) voltage source for accommodating loop-powered current transducer inputs.
³ Terminals 12, 16, 20, and 24 are internally connected.
⁴ Terminals 26 and 28 internally connected together.

Figura 4: Terminais de conexão do bloco analógico 1791-NDC.

2.1 Instrução de Transferência em Bloco

As instruções de transferência em bloco são usadas para transferir dados entre o CLP e o módulo analógico de E/S. Existem duas instruções de transferência em bloco: BTR e BTW.

A transferência em bloco de leitura (BTR) move bits de estados e dados do módulo para a tabela de dados do processador em apenas um ciclo de varredura de E/S. Esse processo é requisitado pelo programa de usuário presente no processador.

As palavras transferidas contém dados de entradas e informações de estado do módulo. O tamanho máximo do arquivo BTR é de cinco palavras (de 0 até 4). A palavra 0 (zero) contém os bits de ligado (*power up bit*), de má configuração, fora do intervalo, código de estados e bits de alarme. A figura 5 ilustra o formato de um arquivo BTR.

A função de transferência em bloco de escrita (BTW) é utilizada para operação de escrita e para configuração do bloco analógico. Com ela podemos configurar todos os

Decimal	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
Octal	17	16	15	14	13	12	11	10	07	06	05	04	03	02	01	00
0	PU	BC	OR	Status Code				High Alarm				Low Alarm				
1	Input Channel 0 Data															
2	Input Channel 1 Data															
3	Input Channel 2 Data															
4	Input Channel 3 Data															

Figura 5: Formato de um arquivo BTR.

canais de entrada e saída independentemente.

O tamanho máximo de uma arquivo BTW é de 27 palavras (de 0 a 26) como pode ser visto na figura 12. Quando configuramos o módulo de E/S analógica, primeiro enviamos um BTW completo. Após a configuração, o usuário pode encurtar o BTW para 3 palavras.

Na figura 7 temos a descrição de cada bit da primeira palavra do arquivo BTW usada para a configuração do bloco analógico. Por exemplo, se quisermos configurar o intervalo de operação das entradas, basta que configurarmos os bits 8 e 9 dessa palavra.

Decimal	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
Octal	17	16	15	14	13	12	11	10	07	06	05	04	03	02	01	00
0	Module Mode			Scaling		Range		Alarm Enable				Filter				
1	Output Channel 0 Data															
2	Output Channel 1 Data															
3	Output Channel 0 Minimum Scaling															
4	Output Channel 0 Maximum Scaling															
5	Output Channel 1 Minimum Scaling															
6	Output Channel 1 Maximum Scaling															
7	Input Channel 0 Minimum Scaling															
8	Input Channel 0 Maximum Scaling															
9	Input Channel 1 Minimum Scaling															
10	Input Channel 1 Maximum Scaling															
11	Input Channel 2 Minimum Scaling															
12	Input Channel 2 Maximum Scaling															
13	Input Channel 3 Minimum Scaling															
14	Input Channel 3 Maximum Scaling															
15	Input Channel 0 Low Alarm Level															
16	Input Channel 0 High Alarm Level															
17	Input Channel 0 Alarm Deadband															
18	Input Channel 1 Low Alarm Level															
19	Input Channel 1 High Alarm Level															
20	Input Channel 1 Alarm Deadband															
21	Input Channel 2 Low Alarm Level															
22	Input Channel 2 High Alarm Level															
23	Input Channel 2 Alarm Deadband															
24	Input Channel 3 Low Alarm Level															
25	Input Channel 3 High Alarm Level															
26	Input Channel 3 Alarm Deadband															

Figura 6: Formato de um arquivo BTW.

Word	Decimal Bit (Octal Bit)	Description																																												
Word 0	Bits 12-15 (14-17)	Module Mode. Bits 12-15 (14-17) determine the operation of the block module.																																												
		<table border="1"> <thead> <tr> <th>Bit</th> <th>15 (17)</th> <th>14 (16)</th> <th>13 (15)</th> <th>12 (14)</th> <th></th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>Normal operation with voltage inputs</td> </tr> <tr> <td></td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> <td>Normal operation with current inputs</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>Calibration operation (refer to Chapter 7)</td> </tr> </tbody> </table>	Bit	15 (17)	14 (16)	13 (15)	12 (14)			0	0	0	0	Normal operation with voltage inputs		0	0	0	1	Normal operation with current inputs		1	1	0	0	Calibration operation (refer to Chapter 7)																				
		Bit	15 (17)	14 (16)	13 (15)	12 (14)																																								
			0	0	0	0	Normal operation with voltage inputs																																							
		0	0	0	1	Normal operation with current inputs																																								
		1	1	0	0	Calibration operation (refer to Chapter 7)																																								
	Bits 10-11 (12-13)	Scaler Mode																																												
		<table border="1"> <thead> <tr> <th>Bit</th> <th>11 (13)</th> <th>10 (12)</th> <th>Mode</th> <th rowspan="4"> Binary Counts - binary data sent to the outputs and returned from the inputs is calibrated, but not scaled, providing maximum possible resolution. User Scaling - the input and output data are scaled by the values in words 3 thru 6 for outputs, and words 7 thru 14 for inputs. </th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>X</td> <td>binary</td> </tr> <tr> <td></td> <td>1</td> <td>0</td> <td>default</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>user</td> </tr> </tbody> </table>	Bit	11 (13)	10 (12)	Mode	Binary Counts - binary data sent to the outputs and returned from the inputs is calibrated, but not scaled, providing maximum possible resolution. User Scaling - the input and output data are scaled by the values in words 3 thru 6 for outputs, and words 7 thru 14 for inputs.		0	X	binary		1	0	default		1	1	user																											
		Bit	11 (13)	10 (12)	Mode	Binary Counts - binary data sent to the outputs and returned from the inputs is calibrated, but not scaled, providing maximum possible resolution. User Scaling - the input and output data are scaled by the values in words 3 thru 6 for outputs, and words 7 thru 14 for inputs.																																								
			0	X	binary																																									
			1	0	default																																									
			1	1	user																																									
		Default Scaling Values are shown below:																																												
		<table border="1"> <thead> <tr> <th rowspan="2">Module Mode Bit 12 (14)</th> <th colspan="2">Range</th> <th rowspan="2">Default Minimum</th> <th rowspan="2">Default Maximum</th> <th rowspan="2">Approximate Default Resolution</th> </tr> <tr> <th>Bit 09 (11)</th> <th>Bit 08 (10)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>-10000</td> <td>+10000</td> <td>14 Bits</td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>-5000</td> <td>+5000</td> <td>13 Bits</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>-20000</td> <td>+20000</td> <td>14 Bits</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>0000</td> <td>+10000</td> <td>13 Bits</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>0000</td> <td>+5000</td> <td>12 Bits</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> <td>0000</td> <td>+20000</td> <td>14 Bits</td> </tr> </tbody> </table>	Module Mode Bit 12 (14)	Range		Default Minimum	Default Maximum	Approximate Default Resolution	Bit 09 (11)	Bit 08 (10)	0	0	0	-10000	+10000	14 Bits	0	0	1	-5000	+5000	13 Bits	1	0	1	-20000	+20000	14 Bits	0	1	0	0000	+10000	13 Bits	0	1	1	0000	+5000	12 Bits	1	1	1	0000	+20000	14 Bits
		Module Mode Bit 12 (14)		Range					Default Minimum	Default Maximum	Approximate Default Resolution																																			
			Bit 09 (11)	Bit 08 (10)																																										
	0	0	0	-10000	+10000	14 Bits																																								
	0	0	1	-5000	+5000	13 Bits																																								
	1	0	1	-20000	+20000	14 Bits																																								
	0	1	0	0000	+10000	13 Bits																																								
	0	1	1	0000	+5000	12 Bits																																								
1	1	1	0000	+20000	14 Bits																																									
Default scaling for the output is determined by the catalog number as follows:																																														
<table border="1"> <thead> <tr> <th>Catalog Number</th> <th>Default Minimum</th> <th>Default Maximum</th> <th>Approximate Default Resolution</th> </tr> </thead> <tbody> <tr> <td>1791-N4V2, -NDV</td> <td>-10000</td> <td>+10000</td> <td>14 Bits</td> </tr> <tr> <td>1791-N4C2, -NDC</td> <td>00000</td> <td>+20000</td> <td>13 Bits</td> </tr> </tbody> </table>	Catalog Number	Default Minimum	Default Maximum	Approximate Default Resolution	1791-N4V2, -NDV	-10000	+10000	14 Bits	1791-N4C2, -NDC	00000	+20000	13 Bits																																		
Catalog Number	Default Minimum	Default Maximum	Approximate Default Resolution																																											
1791-N4V2, -NDV	-10000	+10000	14 Bits																																											
1791-N4C2, -NDC	00000	+20000	13 Bits																																											
Bits 08-09 (10-11)	Range selection bits. Bit 08 selects voltage and bit 09 selects unipolar or bipolar.																																													
	<table border="1"> <thead> <tr> <th colspan="2">Bit</th> <th rowspan="2">Range</th> </tr> <tr> <th>09 (11)</th> <th>08 (10)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>±10V</td> </tr> <tr> <td>0</td> <td>1</td> <td>±5V</td> </tr> <tr> <td>1</td> <td>0</td> <td>0-10</td> </tr> <tr> <td>1</td> <td>1</td> <td>0-5</td> </tr> </tbody> </table>	Bit		Range	09 (11)	08 (10)	0	0	±10V	0	1	±5V	1	0	0-10	1	1	0-5																												
	Bit		Range																																											
	09 (11)	08 (10)																																												
	0	0	±10V																																											
0	1	±5V																																												
1	0	0-10																																												
1	1	0-5																																												
Bits 04-07	Alarm Enable bits. Enables input alarm when set (1). Bit 04 corresponds to channel 0, bit 05 corresponds to channel 1, bit 06 corresponds to channel 2 and bit 07 corresponds to channel 3.																																													
Bits 00-03	Digital Filter selection. Default of 0000 selects No Filter. Refer to Table 4.C.																																													

Figura 7: Descrição dos bits da palavra de configuração do bloco analógico.

3 Esteira

No laboratório temos uma esteira, ilustrada na figura 9, para simulação de processos de transporte e aquecimento. O sistema é formado por um CLP, um módulo de E/S analógica, uma placa de aquisição de dados e a esteira. A esteira possui os seguintes componentes:

- Motor CC de 12V
- Três sensores de presença fotoelétricos;
- Três resistores de 1 Ohm para aquecimento;
- Dois sensores de temperatura LM35;
- Ventilador para resfriamento;
- Sensor de velocidade (encoder);




Figura 8: Sistema de transporte e aquecimento com esteira.

A placa de aquisição de dados realiza a aquisição de dados dos sensores de temperatura LM35 presentes no forno e é responsável também pela geração do PWM para o acionamento do motor e o aquecimento utilizando os resistores de 1 Ohm. Os sensores de presença fotoelétricos estão conectados a um cartão de entrada e saída digital do CLP-5.




Figura 9: Esteira e seus componentes.

A figura 10 mostra o endereçamento destes sensores. Os sensores possuem lógica invertida, assim, quando não estão detectando (desativado) eles possuem valor 1 e quando detectam (ativados) possuem valor 0. A figura 11 ilustra o arquivo de dados de entrada. Os bits 0, 1 e 2 da palavra 3 desse arquivo representam os sensores de presença.




Figura 10: Endereçamento dos sensores de presença.




Figura 11: Arquivo de dados de entrada.

Utilizamos as funções de transferência em bloco BTR e BTW para a obtenção das temperatura e para o acionamento do motor, respectivamente. Para visualizarmos os valores que estão sendo lidos ou escritos, abrimos o arquivo de dados definido no parâmetro *Data File* das instruções BTR e BTW localizado na árvore de projeto. Assim, se definirmos na instrução BTW que o parâmetro *Data File* seja *N10:0* e que o tamanho (*Length*) seja de 3 palavras (figura 12), então o nossa instrução irá escrever o valores contidos nas palavras 0, 1 e 2 do nosso arquivo de dados *N10*. A figura 13 mostra onde se localiza o arquivo de dados exemplificado e a figura 14 ilustra os valores contidos nas palavras desse arquivo. No nosso programa o arquivo *N10* é nosso arquivo de dados.




Figura 12: Instrução BTW.




Figura 13: Parte da árvore de projeto.

Offset	0	1	2	3	4	5	6	7	8	9
N10:0	2560	0	20000	0	0	0	0	0	0	0
N10:10	0	0	0	0	0	0	0	0	0	0
N10:20	0	0	0	0	0	0	0			

Symbol: Radix: Columns:
 Desc:
 N10

Figura 14: Arquivo de dados N10.

4 Instruções LADDER

4.1 OTL




Figura 15: Instrução OTL.

Nesta instrução o endereço de saída é especificado a nível de bit. Ela ativa o bit especificado quando a continuidade da linha é alcançada (a linha se torna verdadeira) e o bit mantém-se ativado mesmo se a condição da linha tornar-se falsa. O bit deve ser redefinido como zero com uma instrução OTU.

4.2 OTU




Figura 16: Instrução OTU.

Usa-se essa instrução para desativar (redefinir como zero) um bit ativado por uma instrução OTL. O endereço OTU deve ser o mesmo usado na instrução OTL.

4.3 MOV




Figura 17: Instrução MOV.

4.4 TON




Figura 18: Instrução TON.

Essa instrução é um temporizador que começa contar o tempo quando sua linha se torna verdadeira. O parâmetro *PRESET* indica a quantidade de tempo desejada. No campo *Timer Base* é possível escolher a base de tempo entre segundos e centésimos de segundos. Essa instrução aguarda o tempo definido em *PRESET* com a base de tempo escolhida, acompanha o valor de *Accum* e ativa o bit DN (pronto) quando o valor em *Accum* alcança o tempo *PRESET*. Enquanto a linha permanecer verdadeira, o temporizador ajustará o valor de *Accum* e esse valor é zerado quando a linha torna-se falsa. Os bits dessa instrução são:

DN bit 13 (pronto)

TT bit 14 (bit de sincronização do temporizador)

EN bit 15 (bit de ativado)

4.5 BTR e BTW

As instruções BTR e BTW possuem os mesmo parâmetros. São eles:

Module Type Escolha a referência do módulo.

Rack, Group e Module Números do Rack, Grupo e Módulo configurados pelas chaves SW1 e SW2 do módulo.

Control Block Arquivo de controle da instrução.

Data File Início do arquivo a ser escrito ou arquivo onde será armazenado as leituras.

Length Tamanho do arquivo.




Figura 19: Instrução BTW.

5 Atividades Experimentais

5.1 Acionando o Motor

Crie um programa em LADDER que realize o acionamento do motor da esteira quando for detectado a presença de um objeto por um dos sensores.

Dica: Lembre-se que os sensores estão endereçados como mostrado na figura 10.

5.2 Transporte e Aquecimento

Crie um programa em LADDER para transportar um objeto, quando detectado, de uma das extremidades da esteira até o forno, aqueça o forno por um minuto e então transporte o objeto até a extremidade oposta.

Dica: Para acionar o motor e aquecer a resistência do forno deve-se usar uma das instruções de transferência em bloco e escrever os valores no arquivo de dados definido no parâmetro dessas instruções.