

Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Programa de Pós-Graduação em Engenharia Elétrica

A TÉCNICA DE CONTROLE DE UM CICLO APLICADA À CORREÇÃO DO FATOR DE POTÊNCIA COM RETIFICADORES BOOST

Aluisio Alves de Melo Bento

Tese de Doutorado submetida à Coordenação dos Cursos de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Campina Grande como requisito para a obtenção do grau de Doutor em Engenharia Elétrica.

Área do Conhecimento: Processamento da Energia

Orientador: Edison Roberto Cabral da Silva

Campina Grande, Paraíba, Brasil © Aluisio Alves de Melo Bento, Maio de 2009

FICHA CATALOGRÁFICA ELABORADA PELA BIBLIOTECA CENTRAL DA UFCG

B476

2009 Bento, Aluisio Alves de Melo

A técnica de controle de um ciclo aplicada à correção do fator de potência com retificadores Boost / Aluisio Alves de Melo Bento.— Campina Grande, 2009. 208 f.

Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática. Referências.

Orientador: Prof. Dr. Edson Roberto Cabral da Silva

1. Eletrônica de Potência 2. Correção de Fator de Potência 3. Retificadores *Boost* I. Título.

CDU - 621.38 (043)

2640 21.08	. 09

A TÉCNICA DE CONTROLE DE UM CICLO APLICADA À CORREÇÃO DO FATOR DE POTÊNCIA COM RETIFICADORES BOOST

ALUISIO ALVES DE MELO BENTO

Tese Aprovada em 29.05.2009

Server and the server

EDISON ROBERTO CABR VA) Dr.Ing., UFCG Orientador

FERNANDO LUIZ MARCELO ANTUNES, Ph.D., UFC

Componente da Banca

ANTENOR POMÍLIO, Dr., UNICAMP

Componente da Banca

CURSINO BRANDÃO JACOBINA, Dr.Ing., UFCG Componente da Banca

ANDRE CUNHA OLIVEIRA, D.Sc., UFCG Componente da Banca

· CAMPINA GRANDE – PB MAIO - 2009

DEDICATÓRIA

Este trabalho é dedicado a todos aqueles que acreditam e apostam na capacidade de cada um.

AGRADECIMENTOS

Agradeço ao Poder Superior por me conduzir à vida. Ao Companheiro Luís Inácio da Silva, por traduzir os anseios do povo brasileiro e catalisar em mim a motivação de ingressar nos cursos de pós-graduação. Ao meu Orientador, Professor Edison Roberto, pela confiança, cordialidade, paciência e orientação refinada. Aos Professores Cursino Jacobina, Antonio Marcus e Talvanes Oliveira pelas sugestões e orientações para melhoria deste trabalho. Aos Funcionários da COPELE pela dedicação e presteza. E, por fim, agradeço a todos os que compõem o LEIAM pela amizade, apoio e companheirismo no dia-a-dia.

PARA SER GRANDE

Para ser grande, Sê inteiro: Nada teu exagera ou exclui. Sê todo em cada coisa. Põe quanto és no mínimo que fazes. Assim, em cada lago, a lua toda brilha, Porque alta vive.

Fernando Pessoa, 1916

RESUMO

O principal objetivo da tese é estudar a utilização da Técnica de Controle de Um Ciclo (One-Cycle Control Technique) para correção de fator de potência com retificadores *boost*. As principais vantagens desta técnica são a simplicidade, o baixo custo e a estabilidade do controle. O estudo inclui os retificadores boost: (1) unidirecionais monofásicos; (2) bidirecionais monofásicos; (3) bidirecionais trifásicos de dois e (4) de três níveis NPC. Ao todo, são consideradas nove topologias, sendo que, algumas destas comportam mais de um modo de operação. Assim, além de apresentar uma revisão básica do funcionamento de cada topologia, o trabalho de tese considera 20 estratégias de controle, que foram obtidas com a Técnica de Controle de Um Ciclo e que contemplam todos os modos de operação considerados. Destas, algumas já existem e outras são concebidas neste trabalho. Entre aquelas existentes, algumas recebem melhorias. Das topologias estudadas, duas topologias intercaladas monofásicas, sendo para a ponte completa e outra para a meia-ponte, bem como suas estratégias de controle. Ainda, um circuito integrado controlador universal que inclui, no mínimo, os seis controladores para os retificadores monofásicos bidirecionais, é concebido neste trabalho. São obtidos resultados de simulação para todas as topologias e resultados experimentais, com controladores analógicos e digitais, para várias topologias.

Palavras-chave:

Eletrônica de potência - correção de fator de potencia - controle de um ciclo - retificadores *boost* - conversores intercalados.

ABSTRACT

The main goal of this work is to investigate One-Cycle Control (OCC) Technique for power factor correction by using *boost* rectifiers. Some advantages of OCC technique are simplicity, low cost and control stability. The study includes the following boost rectifiers: (1) unidirectional single-phase; (2) bi-directional single-phase; (3) bi-directional three-phase twolevel and (4) bi-directional three-phase three. Nine topologies are considered, and, in some of these more than one operation mode is analyzed. Besides presenting a basic review of each topology operation, twenty OCC strategies are considered, which contemplate those operation modes. Some of them have been conceived in this work, while some of other, already existent, received some improvements. Two single-phase interleaved rectifiers, derived from full-bridge and half-bridge rectifiers, are proposed. Also, a universal controller integrated circuit, which includes, at least, the six controllers for bi-directional single-phase rectifiers, is conceived. Simulation results are obtained for all topologies. Experimental results, with analogical and digital controllers, are presented for several topologies.

Keywords:

Power electronic - power factor correction - one-cycle control - *boost* rectifier - interleaved converters.

LISTA DE TABELAS

- Tabela 2.1: Expressões normalizadas para os modos de operação.
- Tabela 2.2: Especificações de projeto para carga variável.
- Tabela 2.3: Resultados para carga variável e rendimento unitário.
- Tabela 2.4: Resultados para carga fixa e rendimento unitário.
- Tabela 3.1: Previsão teórica para operação à carga fixa.
- Tabela 3.2: Aspectos construtivos e resultados de simulação
- Tabela 3.3: Comparação entre as soluções original e com a estratégia CUC proposta
- Tabela 3.4: Especificações de projeto para carga variável.
- Tabela 3.5: Especificações de projeto para carga variável com tensões nominais de rede.
- Tabela 3.6: Limites de potência para cada modo de operação com $L_{MCH} = 1.7$ mH.
- Tabela 4.1:
 Função de transferência quase regime permanente para as seis opções de retificadores
- Tabela 4.2: Ondulação pico-a-pico da corrente de entrada para as seis opções.
- Tabela 4.3: Seleção de estratégia CUC
- Tabela 4.4:
 Corrente de entrada e THD (até o 50° harmônico) via simulação para as seis opções de retificadores
- Tabela 5.1:Mapa para realização dos circuitos combinacionais da versão
vetorial da estratégia CUC proposta.
- Tabela 7.1: Quadro das contribuições apresentadas neste trabalho.

LISTA DE FIGURAS

- Figura 1.1: Retificador boost unidirecional monofásico.
- Figura 1.2: Retificadores *boost* bidirecionais monofásicos: (a) Ponte completa; (b) Meiaponte.
- Figura 1.3: Retificadores *boost* trifásicos: (a) Ponte trifásica; (b) Com dois braços.
- Figura 1.4: Topologia NPC.
- Figura 1.5: Conversor *Buck* intercalado cc-cc com comutação suave total.
- Figura 1.6: Conversor *buck* bidirecional intercalado.
- Figura 1.7: Retificador boost intercalado com N células.
- Figura 1.8: Conversor *boost* bidirecional intercalado.
- Figura 1.9: Retificador *Boost* intercalado com indutores acoplados: (a) esquema. (b) circuito equivalente.
- Figura 1.10: Conversor boost intercalado com comutação suave no MCC.
- Figura 1.11: Conversor *ca-ca* integrado com intercalamento paralelo (BIBRED).
- Figura 1.12: Conversor *ca-ca* integrado com intercalamento paralelo e dois barramentos.
- Figura 1.13: Retificador boost intercalado série.
- Figura 1.14: Integração do retificador *boost* intercalado série com inversor de tensão: (a) Inversor meia-ponte; (b) Inversor ponte completa.
- Figura 1.15: Esquema para controle clássico com malha e referência de corrente.
- Figura 1.16: Esquema para controle de um ciclo sem malha nem referência de corrente.
- Figura 1.17: Retificador boost intercalado paralelo com duas células.
- Figura 1.18: Retificador boot em ponte completa intercalado proposto.
- Figura 1.19: Retificador boot em meia-ponte intercalado proposto.
- Figura 1.20: Retificador com tensões de saída simétricas e carga desequilibrada.
- Figura 2.1: Retificador boost básico.
- Figura 2.2: Corrente no indutor no MCD.
- Figura 2.3: Corrente de entrada para um ciclo de rede no MCC.
- Figura 2.4: Ondulação de corrente normalizada no limite do MCC.
- Figura 2.5: Corrente de entrada para um ciclo de rede no MCCrít.
- Figura 2.6: Corrente de entrada para um ciclo de rede no MCD senoidal.

- Figura 2.7: Picos de corrente de entrada normalizados por I_G com carga no limite do MCD senoidal.
- Figura 2.8: Corrente de entrada para um ciclo de rede no MCD quase-senoidal instantâneo e médio (curva distorcida).
- Figura 2.9: Corrente média de entrada normalizada por I_G para operação no limite do MCD.
- Figura 2.10: FP e DHT para *boost* operando no MCD quase-senoidal com e sem filtro de linha.
- Figura 2.11: Retificador boost intercalado paralelo.
- Figura 2.12: Retificador boost intercalado série.
- Figura 2.13: Correntes dos indutores para o retificador *boost* intercalado no MCC.
- Figura 2.14: Corrente de entrada para o retificador *boost* intercalado no MCC.
- Figura 2.15: Ondulação da corrente de entrada para o retificador boost intercalado no MCC.
- Figura 2.16: Correntes dos indutores para o retificador boost intercalado no MCCrít.
- Figura 2.17: Corrente de entrada para o retificador boost intercalado no MCCrít.
- Figura 2.18: Ondulação da corrente de entrada para o retificador *boost* intercalado no MCCrít..
- Figura 2.19: Correntes dos indutores para o retificador *boost* intercalado no MCD senoidal.
- Figura 2.20: Corrente de entrada para o retificador boost intercalado no MCD senoidal.
- Figura 2.21: Ondulação da corrente de entrada para o retificador *boost* intercalado no MCD senoidal.
- Figura 2.22: Correntes dos indutores para o retificador *boost* intercalado no MCD quasesenoidal.
- Figura 2.23: Corrente de entrada para o retificador *boost* intercalado no MCD quase-senoidal.
- Figura 2.24: Ondulação da corrente de entrada para o retificador *boost* intercalado no MCD quase-senoidal.
- Figura 2.25: Retificador boost intercalado série.
- Figura 2.26: Corrente de entrada do retificador *boost* intercalado série para *M*=1.5.
- Figura 2.27: Correntes dos indutores do retificador *boost* intercalado série para M=1.5.
- Figura 2.28: Retificador *boost* intercalado série. (a) estados de chaveamento e (b) formas de onda relevantes.

- Figura 2.29: FP e taxa de DHT para o retificador *boost* básico no MCD quase-senoidal e o retificador *boost* intercalado série.
- Figura 2.30: Ondulação pico-a-pico de corrente de entrada do retificador *boost* intercalado série para M=1.5.
- Figura 2.31: Corrente de entrada e tensão em cada capacitor divisor de tensão $C_{1,2}$ para o retificador *boost* intercalado série.
- Figura 2.32: Indutâncias normalizadas para os diversos modos de operação.
- Figura 2.33: Esforços de corrente normalizados δ para os diversos modos de operação
- Figura 2.34: Volume dos indutores normalizados para os diversos modos de operação.
- Figura 2.35: Comportamento da razão cíclica *d* para todos os modos de operação.
- Figura 2.36: Esforços de corrente para os diversos modos de operação.
- Figura 2.37: Retificadores intercalados série e paralelos. Volume dos indutores para os diversos modos de operação, normalizados.
- Figura 2.38: Retificadores Básicos: (a) MCC; (b) MCCrít; (c) MCD senoidal; (d) MCD quase- senoidal.
- Figura 2.39: Retificadores Intercalados: (a) MCC; (b) MCCrít; (c) MCD senoidal; (d) MCD quase- senoidal.
- Figura 2.40: Ondulação de corrente para os retificadores: (a) intercalado série e (b) *boost* básico no MCC.
- Figura 2.41: Ondulação de corrente de entrada: (a) MCC simples; (b) MCC intercalado; (c) MCCrít intercalado; (d) MCD senoidal intercalado; (e) MCD quase-senoidal intercalado; (f) Intercalado série.
- Figura 3.1: Esquema para controle clássico com malha e referência de corrente
- Figura 3.2: Esquema para controle de um ciclo pela corrente média.
- Figura 3.3: Diagrama de controle para a estratégia CUC pela corrente média do indutor.
- Figura 3.4: Determinação analógica da razão cíclica *d*. com a técnica CUC para o retificador boost básico, operando no MCC com controle pela corrente média do indutor.
- Figura 3.5: Comparador PWM para determinação da razão cíclica d.
- Figura 3.6: Esquemas para realizações do gerador de portadora rampa invertida (1-d).
- Figura 3.7: Resistor R_X para amostra de corrente com acoplamento direto.

- Figura 3.8: Esquema para processamento de corrente média de entrada por integração (RAJAGOPALAN, 1999).
- Figura 3.9: Filtro passa-baixa de primeira ordem para obtenção da corrente média de entrada.
- Figura 3.10: Condição de transitório imposto pela tensão de controle v_m .
- Figura 3.11: Duração do transitório n (em ciclos de chaveamento) em função da magnitude da derivada s_d.
- Figura 3.12: Comportamento da derivada s_d num semi-ciclo da rede: (a) M=1.1; (b) M=1.5 e (c) M=3.
- Figura 3.13: Redução da perturbação a 5% (curva superior) e a 36% (curva inferior) do valor inicial. (a) M=1.1 e L=1.46L_{limte}; (b) M=1.5 e L=1.7L_{limte}; (c) M=3 e L=1.8L_{limte}.
- Figura 3.14: Esquema para controle de um ciclo pela corrente média na chave.
- Figura 3.15: Esquema para controle de um ciclo pela corrente média no diodo.
- Figura 3.16: Esquemas para as estratégias CUC pela corrente média: (a) no indutor; (b) na chave e (b) no diodo.
- Figura 3.17: Diagramas de controle para as estratégias CUC pela corrente instantânea. (a) pela corrente de pico na chave (b) pela corrente de mínima no diodo.
- Figura 3.18: Estratégia CUC no MCD em (LAI, 1997): (a) diagramas de controle e (b) realização analógica.
- Figura 3.19: Esquema proposto para a estratégia CUC pela corrente média de entrada no MCC. (a) diagrama de controle e (b) circuito analógico.
- Figura 3.20: Estratégia CUC para operação no MCCrít. (a) diagrama de controle e (b) realização analógica.
- Figura 3.21: Estratégia CUC para operação no MCD proposta. (a) diagrama de controle e (b) circuito analógico.
- Figura 3.22: Formas de onda representativas para a estratégia CUC alternativa para o MCD (de cima para baixo): (a) corrente do indutor i_L (0.5 A/div); (b) pulsos de clock (5V/div); (c) portadora v_C (0.2V/div); (d) saída do integrador de corrente do indutor v_I (0.2 V/div); e (e) saída q do controlador (5V/div). Hor.: 20 us/div.
- Figura 3.23: Retificador boost intercalado paralelo.
- Figura 3.24: Estratégia CUC no MCD senoidal para o retificador boost intercalado paralelo.
- Figura 3.25: Estratégia CUC no MCC para o retificador boost intercalado paralelo.

- Figura 3.26: Estratégia CUC no MCCrít para o retificador boost intercalado paralelo.
- Figura 3.27: Estratégia CUC para o retificador *boost* intercalado série. (a) digrama de controle e (b) circuito.
- Figura 3.28: Principais formas de onda do controlador.
- Figura 3.29: Variação de freqüência f versus M para várias potências.
- Figura 3.30: Resultados de simulação com a estratégia CUC no MCD com sensor de corrente.
 (a) Corrente de entrada, THD igual 0.765 %. (b) entradas do comparador; curvas de v_l, superior, e v_c, inferior (Hor.: 20 us/div). De cima para baixo tem-se: corrente do indutor (0.5 A/div); pulso de clock (5 V/div); portadora CUC (0.2 V/div); saída do sensor integrador de corrente (0.2 V/div); sinal de comando na saída do bloco CUC, q (5 V/div).
- Figura 3.31: Resultados de simulação do conversor *boost* no MCC com a estratégia CUC. (a) Corrente de entrada, THD igual 1.06 %. (b) entradas do comparador; curvas de v_I , superior, e v_C , inferior.
- Figura 3.32: Resultados de simulação do conversor *boost* no MCCrít com a estratégia CUC a freqüência de chaveamento variável. (a) corrente de entrada, THD igual 0.47 %. (b) no centro do semi-ciclo de rede, $f_{Smin} = 50$ kHz. (c) nas extremidades do semi-ciclo de rede $f_{Smax} = 150$ kHz.
- Figura 3.33: Resultados de simulação: transitório de carga de P_O para 2 P_O para retificador boost intercalado série com a estratégia CUC proposta: tensão de saída E(superior, p.u.) e corrente de entrada i_G (inferior, 1 A/div). Hor.: 10 ms.
- Figura 3.34: Indutância L normalizada no limite de cada modo.
- Figura 3.35: Energia máxima do indutor para potência variável no limite de cada modo.
- Figura 3.36: Esquema para o controlador híbrido proposto.
- Figura 3.37: Detector de Modo.
- Figura 3.38: Esquema final para implementação do retificador *boost* com controle híbrido.
- Figura 3.39: Operação no modo de condução híbrida. Superior: corrente instantânea no indutor (escura, 0.5 A/div) e corrente média no indutor (clara, 0.5 A/div);
 Inferior: saída q_{MCD} do detector de modo. Hor.: 2 ms/div.
- Figura 3.40: Formas de onda para o controlador híbrido proposto. De cima para baixo tem-se,
 (a) corrente instantânea no indutor (0.5 A/div); (b) ação do detector de modo (5 V/div); (c) portadoras MCC (0.2 V/div); (d) entrada (-) do comparador PWM (0.2 V/div); (e) sinal na saída do *driver q* (5V/div). Hor.: 20 us/div.

- Figura 3.41: Resultados experimentais para operação exclusiva no MCC com P_O =150 W: tensão da rede (superior maior, 50 V/div); corrente da rede (superior menor, 2 A/div); potência de entrada (inferior, 200 W/div).
- Figura 3.42: Conteúdo harmônico da corrente de entrada para operação exclusiva no MCC com $P_O=150$ W.
- Figura 3.43: Conteúdo harmônico da tensão da rede para todos os ensaios experimentais.
- Figura 3.44: Resultados experimentais para operação exclusiva no MCC com P_0 =50W: tensão da rede (superior maior:, 50V/div); corrente da rede (superior menor, 0.5A/div); potência de entrada (inferior, 100W/div).
- Figura 3.45: Conteúdo harmônico da corrente de entrada para operação exclusiva no MCC com P_O =50W.
- Figura 3.46: Comportamento MCC no centro do semi-ciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle q (2 V/div.).
- Figura 3.47: Comportamento MCC nas extremidades do semi-ciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle *q* (2 V/div.).
- Figura 3.48: Operação exclusiva no MCD com $P_O=17$ W: tensão da rede (superior maior:, 50V/div); corrente da rede (superior menor, 0.2A/div); potência de entrada (inferior, 20W/div).
- Figura 3.49: Conteúdo harmônico da corrente de entrada para operação exclusiva no MCD com $P_O=17$ W.
- Figura 3.50: Comportamento MCD nas extremidades do semi-ciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle q (2 V/div.).
- Figura 3.51: Comportamento MCD no centro semi-ciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle q (2 V/div.).
- Figura 3.52: Caracterização do tempo de resposta da chave analógica: reset da portadora MCC (acima, 1 V/div.) e comando de reset (lógica negativa) na chave analogia (abaixo, 5 V/div.). Hor.: 250 ns/div.
- Figura 3.53: Resultados experimentais para operação exclusiva no MCH com P_O =33W: tensão da rede (superior maior:, 50V/div); corrente da rede (superior menor, 0.2A/div); potência de entrada (inferior, 50W/div).

- Figura 3.54: Conteúdo harmônico da corrente de entrada para operação no MCH com $P_O=33$ W.
- Figura 3.55: Resultados experimentais para operação no MCH com P_O =33W: corrente do indutor 0.1A/div), tensão de saída do detector de modo ("nível alto" = DCM; "nível baixo" = CCM, 25 V/div).
- Figura 3.56: Detalhe do instante de transição de modo para o resultado da figura 4.18. Corrente do indutor 0.1A/div), tensão de saída do detector de modo ("nível alto" ≡ DCM; "nível baixo" ≡ CCM, 2 V/div).
- Figura 3.57: Formas de onda do detector de modo, de cima para baixo: saída do comparador do sinal de corrente U06 (2 V/div.); saída q_{CCM} do flip-flop DM. (5V/div.); saída q do flip-flop B para o circuito *driver* (1V/div.).
- Figura 3.58: Formas de onda na transição de modo MCD-MCC, de cima para baixo: entrada (+) do comparador U08 (1 V/div.); entrada (-) do comparador PWM (1 V/div.); saída q_{CCM} do flip-flop DM. (5 V/div.).
- Figura 3.59: Circuito driver com proteção contra sobrecorrente.
- Figura 4.1: Retificadores *boost* bidirecionais. (a) em ponte completa. (b) em meia-ponte.
- Figura 4.2: Três possibilidades de modulação de tensão para o inversor de tensão em ponte completa: (a) Inversor de tensão em ponte completa; (b) modulação bipolar de tensão (MBT); (c) modulação unipolar de tensão (MUT); (d) modulação unipolar grampeada de tensão (MGT).
- Figura 4.3: Conversor cc-cc *boost* intercalado bidirecional em (XU, 2005).
- Figura 4.4: Retificador boot em ponte completa intercalado proposto.
- Figura 4.5: Retificador boot em meia-ponte intercalado proposto.
- Figura 4.6: Corrente no indutor *boost* num período de chaveamento.
- Figura 4.7: Comportamento da relação cíclica *d* para as seis opções de retificadores.
- Figura 4.8: Correntes nos indutores (defasadas de 180°) num período de chaveamento para os retificadores intercalados RC1 e RMI com d < 0.5.
- Figura 4.9: Ondulação pico-a-pico da corrente de entrada num semi-ciclo da rede.
- Figura 4.10: Energias máximas dos indutores para: (a) $L_{limite} = R_e/2f_S$ e (b) $2L_{limite}$.
- Figura 4.11: Estratégia CUC para o retificador PC1: (a) diagrama de controle; (b) formas de onda.
- Figura 4.12: Estratégia CUC para o retificador PC2: (a) diagrama de controle; (b) formas de onda.

- Figura 4.13: Gerador de portadora dente-de-serra (1-2*d*): (a) diagrama em bloco e (b) realização analógica.
- Figura 4.14: Gerador de portadora dente-de-serra (1-2*d*): (a) diagrama em bloco e (b) realização analógica
- Figura 4.15: Esquema para a geração de onda quadrada v_{m1} .
- Figura 4.16: Esquema para realização da Estratégia CUC para o retificador PC1.
- Figura 4.17: Esquema para realização da Estratégia CUC para o retificador PC2.
- Figura 4.18: Filtro passa-baixa de primeira ordem: (a) sensor com baixa impedância de saída e filtro R₂C, (b) sensor com impedância de saída R e filtro RC.
- Figura 4.19: Estratégia CUC para o retificador PC3: (a) diagrama em bloco e (b) realização analógica.
- Figura 4.20: Estratégia CUC para o retificador RMP: (a) diagrama em bloco e (b) realização analógica..
- Figura 4.21: Estratégia CUC para o retificador RMI: (a) diagrama em bloco e (b) realização analógica.
- Figura 4.22: Estratégia CUC para o retificador RCI: (a) diagrama em bloco e (b) realização analógica.
- Figura 4.23: Circuito integrado proposto para o controlador de um ciclo unificado.
- Figura 4.24: Circuito para seleção da estratégia CUC para o CI proposto.
- Figura 4.25: Corrente de entrada (maior: 1A/div) e tensão da rede (menor: 200V/div) para (a) PC2 e (b) RCI. Hor.: 20ms/div.
- Figura 4.26: MUT no PC2 com o CI controlador proposto. Tensão de pólo v_{10} no braço 1 (acima) e tensão de pólo v_{20} no braço 2 (abaixo). Vert.: 100V/div. Hor.: 75µs/div.
- Figura 4.27: Corrente de entrada (maior: 0.5 A/div) e tensão da rede (menor: 100V/div) para PC1. Hor.: 10ms/div.
- Figura 4.28: Formas de onda do oscilador triangular. (a) tensão de saída v_{m1} , e (b) tensão na entrada do integrador A2. Vert.: 2V/div; Hor.: 50 us/div.
- Figura 4.29: Formas de onda do oscilador triangular para opção intercalada meia-ponte RMI e ponte completa PC2. (a) portadoras em contra-fase $v_{carr 0}$ e $v_{carr \pi}$ nas saídas de A5 e A4, respectivamente, e (b) tensão na entrada do integrador A2. Vert.: 2V/div; Hor.: 25 us/div.

- Figura 4.30: Formas de onda do oscilador triangular para opção ponte completa com grampeamento PC3. (a) portadora v_{carr 0} na saída de A5, e (b) amostra da tensão da rede na entrada do integrador C5. Detalhe da transição de fase da rede. Vert.: 2V/div; Hor.: 50 us/div.
- Figura 4.31: Formas de onda do oscilador triangular para opção intercalada com grampeamento RCI. (a) portadoras em contra-fase v_{carr 0} e v_{carr π} nas saídas de A5 e A4, respectivamente, e (b) amostra da tensão da rede na entrada do integrador C5. Detalhe da transição de fase da rede. Vert.: 2V/div; Hor.: 50 us/div.
- Figura 4.32: Sinais nas entradas do comparador C1 para as opções com grampeamento PC3 e RCI. No topo: Amostra da corrente de entrada (menor, 5 A/div;) e portadora v_{carr} $_0$ na saída de A5 (maior, 5 V/div); em baixo: fase da rede na saída do comparador C5, 5 V/div. Hor.: 2.5 ms/div.
- Figura 4.33: Sinais nas entradas do comparador C1 para as opções sem grampeamento PC1, PC2, RMP e RMI. Amostra da corrente de entrada (menor, 2 A/div.) e portadora $v_{carr 0}$ na saída de A5 (maior, 2 V/div.). Hor.: 2.5 ms/div.
- Figura 5.1: Retificador *boost* trifásico para correção de fator de potência.
- Figura 5.2: Retificador boost trifásico com número reduzido de componentes.
- Figura 5.3: Modelo do valor médio para o estágio de potência do retificador da figura 5.1.
- Figura 5.4: Modulação por largura de pulso baseado na razão de distribuição do vetor nulo μ : (a) pulsos assimétricos; (b) pulsos simétricos.
- Figura 5.5: Diagrama para composição de v_h .
- Figura 5.6: Estratégia CUC bipolar: (a) Diagrama de controle. (b) Esquema para realização analógica.
- Figura 5.7: Formas de onda representativas da estratégia CUC Bipolar: Sinais de tensão dos sensores de corrente $R_{Si_{abc}}$ e portadora v_C nas entradas dos comparadores PWM (superiores, 1 V/div.) e tensões de pólo (inferiores, 200 V/div.).
- Figura 5.8: Setorização para estratégia CUC vetorial com grampeaamento de fase.
- Figura 5.9: Estratégia CUC Vetorial: (a) Diagrama de controle. (b) Esquema para realização analógica.
- Figura 5.10: Formas de onda representativas da estratégia CUC Vetorial: Sinais de tensão dos sensores de corrente $(2i_1+i_2)R_S e (i_1+2i_2)R_S$ e portadora v_C nas entradas dos comparadores PWM (superiores, 1 V/div.) e tensões de pólo (inferiores, 200 V/div.).

- Figura 5.11: Estratégia CUC para retificador de dois braços: (a) Diagrama de controle. (b) Esquema para realização analógica.
- Figura 5.12: Formas de onda representativas da estratégia CUC para o retificador de dois braços: Sinais de tensão dos sensores de corrente $R_{S}i_{a,b}$ e portadora v_C nas entradas dos comparadores PWM (superiores, 1 V/div.) e tensões de pólo (inferiores, 500 V/div.).
- Figura 5.13: Diagrama de controle para a estratégia CUC Vetorial Generalizada proposta.
- Figura 5.14: Setorização para a estratégia CUC vetorial proposta.
- Figura 5.15: Diagrama de controle para a estratégia CUC Vetorial proposta.
- Figura 5.16: Formas de onda representativas para a estratégia CUC vetorial proposta. Sinais dos sensores de corrente e da portadora triangular (superior, 1V/div.) e tensões de pólo (inferior, 200 V/div.).
- Figura 5.17: Diagrama de controle para a estratégia CUC Híbrida Generalizada proposta.
- Figura 5.18: Diagrama de controle para a estratégia CUC Híbrida proposta.
- Figura 5.19: Circuito para obtenção da tensão de modo comum v_h para $\mu = 0.5$: (a) ponte retificadora trifásica e (b) circuito proposto para operação com baixos níveis de sinais.
- Figura 5.20: Versão vetorial da estratégia CUC proposta com sensores de corrente apenas e f_S de 10 kHz. (a) sinais de corrente vetoriais, i_{H} , $i_M e i_L$, na entrada do PWM; (b) correntes de entrada, DHT de 0.11%.
- Figura 5.21: Versão híbrida da estratégia CUC proposta com f_S de 10kHz. (a) sinais de corrente vetoriais, i_{H_s} i_M e i_L , na entrada do PWM; (b) correntes de entrada, DHT de 0.24%..
- Figura 5.22: Correntes de entrada. Estratégia CUC com grampeamento de fase. (a) com PWM assimétrico, DHT = 3.1%. (b) com PWM simétrico, DHT = 0.9 %.
- Figura 5.23: Correntes de entrada. Estratégia CUC Bipolar. (a) com PWM assimétrico, DHT = 1.11%. (b) com PWM simétrico, DHT = 0.34 %.
- Figura 5.24: Esquema do protótipo para a estratégia CUC Hibrida proposta.
- Figura 5.25: Resultados experimentais para a estratégia CUC Híbrida proposta. (a) correntes de entrada (Vert.: 2 A/div.; Hor.: 5 ms/div.) e (b) tensão (40 V/div.) e corrente (1 A/div.) de fase, Hor.: 10 ms/div.
- Figura 5.26: (a) tensões de pólo instantâneas (Vert.: 200 V/div.; Hor.: 100 us/div.) e (b) tensões de pólo filtradas (filtro RC, Vert.: 40 V/div.; Hor.: 10 ms/div.).

- Figura 5.27: Tensão entre os neutros da rede e do ponto médio do barramento: (a) tensão homopolar instantânea (Vert.: 100 V/div.; Hor.: 0.1ms/div.) ; e (b) tensão homopolar filtrada (Vert.: 20 V/div.; Hor.: 5 ms/div.).
- Figura 6.1: Topologia NPC.
- Figura 6.2: Retificador com tensões de saída simétricas e carga desequilibrada.
- Figura 6.3: Braço com três níveis (a) com modulação unipolar para referencia positiva (b) e negativa (c).
- Figura 6.4: Modelo do valor médio para o estágio de potência do retificador da figura 7.1.
- Figura 6.5: Modulação seno-triângulo.
- Figura 6.6: Gerador de portadora com amplitude modulada.
- Figura 6.7: Modulação por largura de pulso baseado na razão de distribuição do vetor nulo μ com pulsos simétricos.
- Figura 6.8: Diagrama simplificado para composição de v_h .
- Figura 6.9: Esquema para obtenção de v_h .
- Figura 6.10: Tensões de fase (cinza) e modo comum (negrito) e de pólo (tracejado), m=1.15.
- Figura 6.11: Tensões de fase (cinza) e modo comum (negrito) e de pólo (tracejado), m=1.
- Figura 6.12: Tensões de fase (cinza) e modo comum (negrito) e de pólo (tracejado), m=0.8.
- Figura 6.13: Tensões de fase (cinza) e modo comum (negrito) e de pólo (tracejado). m=0.6.
- Figura 6.14: Tensões de fase (cinza) de modo comum (negrito) e de pólo (tracejado), m=0.4.
- Figura 6.15: Tensões de fase (cinza) e modo comum (negrito) e de pólo (tracejado), m=0.2.
- Figura 6.16: Tensão de modo comum absoluta para μ igual a 0.5.
- Figura 6.17: Tensão de modo comum relativa para μ igual a 0.5.
- Figura 6.18: Capacidade de balanceamento cc na carga em função de m.
- Figura 6.19: Correntes de entrada com índice de modulação *m* igual a 1 para estratégias HPWM (a), SPWM (b), e VPWM (c).
- Figura 6.20: Correntes de entrada com índice de modulação *m* igual a 0.6 para estratégias HPWM (a), SPWM (b), e VPWM (c).
- Figura 6.21: Correntes de entrada com índice de modulação *m* igual a 0.3 para estratégias HPWM (a), SPWM (b), e VPWM (c).
- Figura 6.22: Estratégia SPWM para retificador.

Figura 6.23: Estratégia HPWM para retificador.

- Figura 6.24: Transitório de potência de 3000 W para 2100W e em condições de equilíbrio para *m*=0.75: (a) tensão (maior, 50V/div) e corrente (menor, 10A/div) da fase *a*; (b) tensão total do barramento ; (c) razão μ.
- Figura 6.25: Potência constante com transitório de carga de 1500 W e 1500 W para 1200 W e 1800 W: (a) tensão (maior, 50V/div) e corrente (menor, 10A/div) da fase *a*; (b) tensão total do barramento ; (c) razão μ.

LISTA DE SÍMBOLOS

CFP: Correção de Fator de Potência.

CUC: Controle de Um Ciclo.

d: Relação cíclica, $d=t_{ON}/T_S$.

DM: Detector de modo.

DHT: Distorção Harmônica Total.

f_C: Freqüência de corte do filtro *LC*.

 f_G : Freqüência da rede.

f_s: Freqüência de chaveamento.

E: Tensão *cc* de saída para retificadores.

EMI: Interferência Eletromagnética.

FP: Fator de Potência.

i: Corrente instantânea.

i: Corrente média em um ciclo de chaveamento.

HPWM: Modulação por Largura de Pulso Híbrida.

M: Razão de transformação estática na conversão *cc-ca*, $M = V_O/V_G$.

MBT: Modulação bipolar de tensão.

MUT: Modulação unipolar de tensão.

MGT: Modulação unipolar de tensão com grampeamento.

MCC: Modo de condução contínua.

MCH: Modo de condução híbrida.

MCD: Modo de condução descontínua.

MCCrít: Modo de condução crítica.

m: Índice de modulação $m=M/sen(\omega_G t)$.

NPC: Topologia ponte trifásica com tensão de neutro grampeada.

PC1: Retificador boost ponte completa com MBT.

PC2: Retificador *boost* ponte completa com MUT.

PC3: Retificador boost ponte completa com MGT.

PN: Ponto de neutro para retificador de três níveis do tipo NPC

PI: Regulador Proporcional e Integral.

P_G: Potência de entrada.

Po: Potência na saída.

q: Variável de saída do controlador.

R_e: Resistência de entrada equivalente imposta ao retificador.

LISTA DE SÍMBOLOS (continuação)

R_S: Resistência de saída dos sensores de corrente.

RMP: retificador boost meia-ponte intercalado com MBT.

RCI: retificador boost ponte completa intercalado com MGT.

RMI: retificador boost meia-ponte intercalado com MBT.

SPWM: Modulação por Largura de Pulso Seno-triângulo.

*t*_{*p1*}, *t*_{*p2*}: Tempo de aplicação dos vetores pequenos para retificadores de três níveis.

 t_{01} , t_{02} : Tempo de aplicação dos vetores nulos para retificadores de dois níveis.

*t*_{ON}: Intervalo de tempo de condução da chave.

*t*_{OFF}: Intervalo de tempo de bloqueio da chave.

 T_S : Período de chaveamento.

 v_h : Tensão de modo comum, tensão homopolar ou tensão de seqüência zero.

 $v_{Sa,b,c}$: Tensão de saída dos sensores de corrente; $v_{Sa,b,c} = R_S i_{Sa,b,c}$.

*v*_{*a*,*b*,*c*}: Tensões de fase.

*v*_{AN}, _{BN}, *v*_{CN}: Tensões de pólo.

 v_{NO} : Tensão entre os neutros da carga (N) e da rede (O).

v_{Carrier}: Tensão de saída do gerador de portadora.

 v_{Cup} : Tensão de saída do gerador de portadora superior para retificador de três níveis.

 v_{Cdn} : Tensão de saída do gerador de portadora inferior para retificador de três níveis.

 v_G : Tensão de rede, de linha ou de entrada, $v_G = V_G sen(\omega_G t)$

 v_m : Tensão de controle para impor R_e na entrada do conversor.

VPWM: Modulação por Largura de Pulso Vetorial.

 ω_G : Freqüência angular de rede.

 ΔI_{GPP} : Ondulação pico-a-pico de corrente de rede.

 \mathcal{E}_{max} : Especificação do valor máximo de energia imposto ao indutor

SUMÁRIO

1 IN	TRODUÇÃO	1
1.1	TOPOLOGIAS	2
1.1.1	Topologias Intercaladas	4
1.2	CONTROLE	9
1.2.1	Controle de Um Ciclo	10
1.3	MOTIVAÇÃO DO TRABALHO	11
1.4	CONTRIBUIÇÕES DO TRABALHO	13
1.5	ORGANIZAÇÃO DO TRABALHO	16
2 0	RETIFICADOR BOOST UNIDIRECIONAL MONOFÁSICO	19
2.1	INTRODUÇÃO	19
2.2	REVISÃO BÁSICA	19
2.2.1	Considerações Iniciais	20
2.2.2	Caracterização do Modo de Condução Descontínua de Corrente	21
2.2.3	Caracterização dos Modos de Condução Contínua e Condução Crítica de Corrente	22
2.2.4	Soluções Senoidais para Correção do Fator de Potência	23
2.3	MODOS DE OPERAÇÃO	24
2.3.1	Operação no Modo de Condução Contínua	24
2.3.2	Operação no Modo de Condução Crítica	28
2.3.3	Operação no Modo de Condução Descontínua Senoidal	30
2.3.4	Modo de Condução Descontínua Quase-Senoidal	33
2.4	RETIFICADORES BOOST INTERCALADOS	37
2.4.1	Considerações sobre Intercalamento Paralelo	38
2.4.2	Intercalamento Paralelo no MCC	39
2.4.3	Intercalamento Paralelo no MCCrít	40
2.4.4	Intercalamento Paralelo no MCD Senoidal	41
2.4.5	Intercalamento Paralelo no MCD Quase-Senoidal	43
2.4.6	Retificador Boost Intercalado em Série	44
2.5	ANÁLISE COMPARATIVA	49
2.5.1	Indutâncias e Esforços de Corrente	49
2.5.2	Volume do Indutor	51
2.5.3	Perdas	51

2.5.4	Controle	52
2.5.5	Análise Comparativa entre os Retificadores Intercalados	53
2.5.6	Projeto do Conversor Boost	58
2.6	CONCLUSÕES	59

TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR

BC	DOST UNIDIRECIONAL MONOFÁSICO	61
3.1	INTRODUÇÃO	61
3.2	PRINCÍPIO DA TÉCNICA CUC	61
3.3	A TÉCNICA CUC PARA O RETIFCADOR BOOST NO MCC	62
3.3.1	Estratégia CUC com Processamento Analógico	64
3.3.2	Estratégia CUC com Processamento Digital	67
3.3.3	Estabilidade das Estratégias CUC	68
3.3.4	Estratégias CUC pelas Correntes Médias na Chave e no Diodo	72
3.3.5	Estratégias CUC pela Corrente Instantânea	76
3.4	A TÉCNICA CUC PARA O RETIFCADOR BOOST NO MCD	78
3.4.1	ESTABILIDADE	78
3.4.2	ESTRATÉGIAS CUC PROPOSTAS	79
3.4.3	Esquema Proposto para Estratégia CUC no MCC	79
3.4.4	Estratégia CUC Proposta para o MCCrít	81
3.4.5	Estratégia CUC Proposta para o MCD	83
3.4.6	Esquemas CUC para Retificadores Boost Intercalados paralelos	85
3.4.7	Estratégia CUC para o Retificador Boost Intercalado Série	87
3.5	RESULTADOS DE SIMULAÇÃO	90
3.6	O CONTROLADOR HÍBRIDO	94
3.6.1	Dinâmica de Carga no Retificador Boost	95
3.6.2	Síntese do Controlador Híbrido	97
3.6.3	Projeto do Controlador	99
3.6.4	Resultados de Simulação 1	01
3.6.5	Resultados Experimentais 1	.02
3.7	CONCLUSÕES 1	07

4 TI	ÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR	
Be	<i>OOST</i> BIDIRECIONAL MONOFÁSICO	109
4.1	INTRODUÇÃO	109
4.2	RETIFICADORES BOOST BIDIRECIONAIS MONOFÁSICOS	111
4.2.1	Função de Transferência	112
4.2.2	Estabilidade	114
4.2.3	Ondulação da Corrente de Entrada	115
4.2.4	Volume dos Indutores	119
4.3	A TÉCNICA DE CONTROLE DE UM CICLO	121
4.3.1	Estratégias CUC para os Retificadores PC1 e PC2	121
4.3.2	Estratégia CUC para o Retificador PC3	128
4.3.3	Estratégia CUC para o Retificador Meia Ponte RMP	128
4.3.4	Estratégia CUC para os Retificadores Intercalados RCI e RMI	130
4.3.5	Controlador de Um Ciclo Integrado Proposto	132
4.3.6	Resultados de Simulação e Experimentais	133
4.4	CONCLUSÕES	137
5 A	TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADO	R
BO	<i>DOST</i> BIDIRECIONAL TRIFÁSICO	139
5.1	INTRODUÇÃO	139
5.2	RETIFICADORES BOOST TRIFÁSICOS	141
5.2.1	Modelo do Valor Médio	142
5.2.2	Modulação por Largura de Pulso	144
5.2.3	Tensão de Modo Comum vs Razão de Distribuição μ	146
5.3	CONTROLE DE UM CICLO PARA RETIFICADORES BOOST TRIFÁSICOS	147
5.3.1	Estratégia CUC Bipolar	147
5.3.2	Estratégia CUC Vetorial	149
5.3.3	Estratégia CUC para Retificador de Dois Braços	150
5.4	ESTRATÉGIA DE CONTROLE DE UM CICLO PROPOSTA	154
5.4.1	Estratégia CUC Generalizada Proposta: Versão Vetorial	154
5.4.2	Estratégia CUC Generalizada Proposta: Versão Híbrida	157
5.4.3	Estudo da Estabilidade para as Estratégias CUC	159
5.5	RESULTADOS DE SIMULAÇÃO E EXPERIMENTAIS	160
5.5.1	Resultados de Simulação	160

5.5.2	Resultados Experimentais	163
5.6	CONCLUSÕES	165
6 A	TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR	
Be	<i>OOST</i> TRES NÍVEIS BIDIRECIONAL TRIFÁSICO	167
6.1	INTRODUÇÃO	167
6.2	A TOPOLOGIA NPC	168
6.2.1	Modelo do Valor Médio	169
6.2.2	PWM Seno-Triângulo (SPWM)	171
6.2.3	PWM Híbrido	172
6.2.4	Tensão de Modo Comum v_h	174
6.2.5	Capacidade de Balanceamento cc na Carga	180
6.2.6	Ondulação de Corrente	180
6.3	TÉCNICAS DE CONTROLE PARA A TOPOLOGIA NPC	182
6.3.1	Controle da Tensão de Ponto Neutro	183
6.4	ESTRATÉGIA CUC PROPOSTA	185
6.4.1	Estratégia CUC SPWM	186
6.4.2	Estratégia CUC Híbrida Proposta	187
6.5	RESULTADOS DE SIMULAÇÃO	188
6.6	CONCLUSÕES	190
7 C	ONCLUSÕES GERAIS E PROPOSTA DE TESE	193
7.1	SUGESTÕES PARA TRABALHOS FUTUROS	197
REF	ERÊNCIAS BIBLIOGRÁFICAS	201

1 INTRODUÇÃO

Nas últimas décadas, o grande crescimento da demanda por energia elétrica tem mobilizado os órgãos responsáveis por sua geração, distribuição e fiscalização no sentido de evitar um colapso energético, principalmente nos países com grande densidade industrial. Se, por um lado, tem-se investido muitos esforços na produção de energia limpa (SMEDLEY, 2005), ou num sentido mais amplo, sustentável. Por outro lado, grande parte dos fabricantes de cargas elétricas tais como computadores, televisores e máquinas elétricas, tem implementado melhorias, principalmente no rendimento, com a introdução de fontes chaveadas a partir de meados da década de 1970. Entretanto, não obstante estes esforços, o comportamento de tais cargas, frente à rede de distribuição de energia elétrica, apresenta características acentuadamente não-lineares (AKAGI, 1996), dado que, grande parte das cargas eletrônicas, mesmo com as fontes chaveadas, ainda recebe energia da rede através de um retificador não-controlado a diodo e capacitor, que produz pulsos intensos de corrente na rede (GARCIA, 2001). Por outro lado, as lâmpadas a vapor e as máquinas elétricas rotativas domésticas e industriais, que compõem a maior parcela da demanda elétrica, apresentam características fortemente indutivas. Dessa forma, as cargas não-lineares em conjunto com as cargas indutivas geram harmônicos de corrente e, como conseqüência, produzem baixos fatores de potência, distorção na tensão da rede e redução da capacidade de utilização desta com perda de eficiência (QIAO, 2003).

Neste cenário, agências reguladoras internacionais impuseram restrições severas relativas ao conteúdo harmônico para utilização da rede elétrica. Isto resultou num esforço de pesquisa voltado para o tópico qualidade de energia e fator de potência unitário. As várias técnicas para correção do fator de potência (CFP) são obtidas a partir de soluções passivas (filtros de potência passivos) e/ou soluções ativas. Estas incluem retificadores controlados com CFP, filtros de potência ativos série e paralelo e suas combinações, que geram os filtros híbridos, que integram soluções passivas e soluções ativas, e os filtros universais, que, por sua vez, operam como filtro ativo série-paralelo com barramento único (AKAGI, 1996).

Os filtros de potência série ou paralelo são instalados na rede, para um grupo de usuários, ou no ponto de tomada, para um usuário. De qualquer forma, o uso de filtros não modifica a carga e, por isso, são amplamente utilizados em aplicações industriais. Já os retificadores controlados, objeto de estudo neste trabalho, são projetados para serem incorporados às cargas, ainda na fabricação destas (para baixas potências), ou aos acionadores de cargas (conversores *ca-ca*). No primeiro caso, devido à sensibilidade ao custo, a utilização

de retificadores com correção do fator de potência ainda está longe de ser uma realidade, principalmente para cargas eletrônicas de baixa potência, que são fortemente não-lineares. Já no caso de conversores *ca-ca*, o custo e a demanda permitem a utilização de retificadores com alto fator de potência e têm sido amplamente utilizados na indústria.

1.1 TOPOLOGIAS

Em sistemas monofásicos de média e baixa potências, um procedimento muito comum na concepção de retificadores ativos para correção de fator de potência é a adaptação de circuitos conversores *cc-cc* básicos para operação *ca-cc*. Entre os conversores básicos podem-se destacar seis topologias: *Boost*, Cuk, SEPIC, *Buck*, *Buck-boost* e Zeta (TOLLIK, 1992; SEBASTIAN, 1997; GARCIA, 2001). As três primeiras topologias podem operar com corrente de entrada ininterrupta uma vez que um indutor trabalha em série com a entrada e a chave é conectada em derivação na saída do indutor. Já as três últimas topologias operam com corrente de entrada pulsante uma vez que a chave do conversor trabalha em série com a entrada da rede. Mesmo apresentando problemas como a proteção da carga e a impossibilidade de isolar a saída, estudos demonstraram que o conversor *boost* possui melhor desempenho quando usados em CPF, que os conversores Cuk e SEPIC (HERNÁNDEZ, 1995). Nesse estudo o conversor *boost* apresentou o maior fator de potência (FP), a menor taxa de distorção harmônica total (DHT) e um rendimento maior do que os outros conversores. O retificador *boost*, ilustrado na figura 1.1, também apresentou menores esforços de corrente e de tensão nas chaves (diodo e transistor).

Além do retificador *boost* unidirecional, retificadores *boost* bidirecionais baseados nas topologias ponte completa, figura 1.2(a), e meia-ponte, figura 1.2(b), são estudados. A primeira comporta três possibilidades de modulação de tensão (bipolar, com grampeamento e unipolar) e a segunda conecta a rede a um braço e ao ponto central do barramento.

Entre as soluções ativas de correção do fator de potência em sistemas trifásicos, a topologia ponte trifásica, ilustrada na figura 1.3, apresenta vantagens tais como fluxo de energia contínuo e bidirecional, capacitor no lado *cc* com reduzido volume, perdas reduzidas



Figura 1.1: Retificador boost unidirecional monofásico.

de chaveamento e alta eficiência (SALMON, 1995; MAO, 1996; MAO, 1997; SINGH, 1999; JIN, 2007). Por fim, o surgimento de inversores de tensão multinível possibilitou a utilização de chaves como o IGBT em aplicações de média-tensão (NABAE, 1981; LAI, 1996; HABETLER, 1999; TEODORESCU, 1999; RODRIGUEZ, 2002) e, nos últimos anos, têm representado uma alternativa de alto desempenho frente às soluções convencionais (com



Figura 1.2: Retificadores boost bidirecionais monofásicos: (a) Ponte completa; (b) Meia-ponte.



Figura 1.3: Retificadores boost trifásicos: (a) Ponte trifásica; (b) Com dois braços.

dois níveis) para acionamento de baixas e médias tensões (STEIMER, 1999). Outras aplicações de estruturas multiníveis incluem: condicionadores de energia (RENZ, 1999), compensadores de potência reativa (EKANAYANE, 1996; CHO, 1996), filtros ativos (WONG, 2001) e retificadores com correção de fator de potência (CELANOVIC, 2002). O retificador trifásico três níveis estudado neste trabalho é do tipo neutro grampeado (NPC: neutral point clamped), ilustrado na figura 1.4.

1.1.1 Topologias Intercaladas

Problemas relativos a esforços de corrente, emissão eletromagnética (EMI), injeção de harmônicos na rede, perdas de potência e volume dos indutores podem ser resolvidos ou bastante suavizados com a utilização de conversores de potência intercalados.

A maior parte dos trabalhos sobre conversores intercalados prioriza a melhoria da qualidade de corrente de rede, redução de esforços de corrente e a redução de volume nos indutores (GIRAL, 1999; CHAN, 1997; PINHEIRO, 1999). Isto possibilita melhorar vários parâmetros do conversor como, por exemplo: aumento do rendimento, aumento da robustez e aumento da densidade de potência; simplificação de projeto e melhor funcionamento quanto aos fenômenos térmicos; em muitos casos, redução de custo; aumento da banda-passante do sistema, mesmo em potências mais elevadas (BATCHAVAROV, 2002).

Muitos autores têm investigado a técnica de intercalamento em conversores estáticos. Em (ILIC, 2005) a técnica de intercalamento foi aplicada a um conversor *buck cc-cc* para se obter comutação suave (figura 1.5). Tal estrutura reduziu significativamente as perdas relacionadas ao tempo de recuperação reversa no diodo de circulação bem como as perdas de chaveamento, pois a transição corte-saturação na chave ocorre à tensão nula.



Figura 1.4: Topologia NPC.

Outros trabalhos buscam promover comutação suave através da técnica de intercalamento. Em (ANDREASSEN, 2005) a técnica de intercalamento foi aplicada a um conversor *buck* ponte completa (figura 1.6) apresentando aumento na densidade de potência, resposta rápida a variações de corrente e transição corte-saturação a corrente nula na chave.

Em (CHAN, 1997) a técnica de intercalamento foi aplicada a um retificador *Boost* com N células (figura 1.7) para operação no modo de condução descontínua de corrente (MCD). Foi apresentada uma análise teórica acurada da forma de onda de corrente de entrada e, em seguida, calculado o FP para várias células de intercalamento, tanto para freqüência de chaveamento fixa quanto variável. Foi obtido um FP de 0,99 para intercalamentos com duas ou três células sem o emprego de filtro de linha. Em (GIRAL, 1999) a técnica de intercalamento é aplicada a um conversor *boost cc-cc* (entrada com fonte *cc* no lugar do retificador e da rede na figura 1.7), onde é apresentada a análise para N células de intercalamento. Os resultados obtidos mostraram melhoria na qualidade de corrente de entrada, redução dos esforços de corrente nas chaves e redução do capacitor de saída devido à reduzida ondulação de corrente de saída.



Figura 1.5: Conversor Buck intercalado cc-cc com comutação suave total.



Figura 1.6: Conversor buck bidirecional intercalado.



Figura 1.7: Retificador boost intercalado com N células.

Em (ISHII, 1998) a técnica de intercalamento foi aplicada a um retificador boost com duas células (figura 1.7 com N igual a dois) no modo de condução crítica de corrente (MCCrít), que opera à freqüência de chaveamento variável e transição corte-saturação a corrente nula. Se comparado ao *boost* no modo de condução contínua de corrente (MCC), o *boost* intercalado no MCCrít apresentou nível de ruído menor e um aumento do rendimento. Em (BALOGH, 1993) a técnica de intercalamento foi aplicada a um retificador *boost* no MCC (figura 1.7 com N igual a dois), o que resultou na redução dos esforços de corrente, na redução acentuada da ondulação de corrente de entrada, emissão eletromagnética (EMI) muito reduzida, densidade de potência bastante melhorada e alto rendimento.

Em (XU, 2005) a técnica de intercalamento foi aplicada a um conversor *boost* ponte completa usado em geradores com células combustíveis, figura 1.8. A análise foi feita para operação no MCC e no MCD. Como resultado obteve-se rendimento de 97 % e uma redução no volume total do conversor para 1/3 do volume da topologia básica.

Um retificador boost intercalado com indutores acoplados, figura 1.9(a) foi apresentado em (LEE, 2000). Este é um caso bastante estudado na literatura técnica para se



Figura 1.8: Conversor boost bidirecional intercalado.



Figura 1.9: Retificador Boost intercalado com indutores acoplados: (a) esquema. (b) circuito equivalente

obter redução do volume do indutor e comutação a corrente nula, além de reduzir significativamente as perdas por recuperação reversa no diodo D. O circuito equivalente para os indutores acoplados, uma indutância de dispersão L_{Leak} , é ilustrado na figura 1.9(b).

Em (IRVING, 2000) foi feita uma comparação entre o retificador *boost* intercalado, figura 1.7, operando no MCD a freqüência de chaveamento variável e o retificador simples operando no MCC com comutação suave da figura 1.10. Embora os blocos de controles para ambas as opções sejam comparáveis, o retificador intercalado apresentou uma redução de 73% no volume do indutor.

Alguns autores utilizaram a técnica de intercalamento em topologias integradas. Em (JONHSTON, 1994) a técnica de intercalamento foi aplicada a um conversor *ca-ca* formado pela integração de um retificador *boost* intercalado, que opera no MCD, com um inversor *buck* ponte completa (figura 1.11), que opera por deslocamento de fase entre os braços da ponte. O circuito opera à freqüência de chaveamento constante.

Em (TOMIOCA, 2005) a técnica de intercalamento foi aplicada a um conversor *ca-cc boost* ponte completa integrado a um conversor *buck* ponte completa com dois barramentos (um banco capacitivo para cada braço da ponte) conforme ilustrado na figura 1.12. Nesse trabalho, a análise foi feita no espaço de estados, incluindo os elementos parasitas do circuito. Por fim, foram obtidas as funções de transferência entre a tensão **cc** de saída e a tensão de entrada, tanto para o caso de conversor *cc-cc* como para o caso de conversor *ca-cc*.



Figura 1.10: Conversor boost intercalado com comutação suave no MCC.



Figura 1.11: Conversor *ca-ca* integrado com intercalamento paralelo (BIBRED).

Em (NABAE, 1994) foi apresentado um conversor *ca-cc boost* intercalado com capacitores *ca*, conforme indicado na figura 1.13. A principal diferença é a utilização de um divisor de tensão capacitivo (dois capacitores) na entrada do conversor. A qualidade da corrente de entrada desta topologia é significativamente melhorada frente ao *boost* intercalado convencional apresentado em (JOHNSTON, 1994), além da simplicidade do controle com freqüência e ciclo de trabalho de 50%. Tal topologia se mostrou muito atrativa para gerar conversores integrados. A principal limitação do circuito é o fato de só trabalhar com carga e tensão de entrada constantes.



Figura 1.12: Conversor *ca-ca* integrado com intercalamento paralelo e dois barramentos.



Figura 1.13: Retificador boost intercalado série.



Figura 1.14: Integração do retificador *boost* intercalado série com inversor de tensão: (a) Inversor meia-ponte; (b) Inversor ponte completa.
Em (BENTO, 2005) foi apresentada uma estratégia de controle com a qual a topologia proposta em (NABAE, 1994) pode operar com regulação de carga e tensão de entrada universal, com FP próximo da unidade. Tal estratégia foi aplicada a dois conversores *ca-ca* integrados (figura 1.14) e o circuito final permite qualidade de corrente, resposta rápida da tensão de saída e reduzido volume de indutores se comparado à opção *boost* MCC.

1.2 CONTROLE

Uma característica comum às quatro topologias nas figuras 1.1 a 1.4 é a operação à freqüência de chaveamento constante (exceto para o retificador *boost* da figura 1.1 operando no MDCrít). Estratégias de controle que operam com freqüência de chaveamento f_S muito mais altas que a freqüência da fundamental f_G ($f_S > 21f_G$), são estudadas neste trabalho. Estratégias com freqüências de chaveamento mais baixas produzem formas de onda retangulares com considerável conteúdo harmônico. É o caso, por exemplo, da estratégia de controle com eliminação seletiva de harmônicos (SIRISUKPRASERT, 2000).

Existe um grande número de técnicas de controle para correção de fator de potência com o retificador *boost* da figura 1.1 (ROSSETTO, 1994); dentre estas podem ser citadas as técnicas de controle pela corrente média, por histerese de corrente ou pela corrente de pico (CANESIN, 1996; ZHOU, 1992; NOON, 1997).

Para retificadores trifásicos baseados na topologia da figura 1.3, várias técnicas de controle foram desenvolvidas (MARIUN, 2004; POP, 1995; ALVES, 1991; BLASKO, 1997; ZHOU, 2002). Técnicas de controle mais recentes utilizam amostras de corrente a partir das quais se calculam os espectros com a finalidade de separar as componentes ativas e reativas para gerar, com ajuda das amostras da tensão de linha, a referência de corrente para controlar o FP (WATANABE, 2000, 2003). Esses métodos de controle requerem alta velocidade de processamento para cálculo em tempo real; portanto, um processador de alta velocidade e um conversor analógico-digital de alto desempenho se faz necessário.

As estratégias mais populares para o controle da topologia NPC da figura 1.4 via modulação, com implementações analógica ou digital, são: estratégias seno-triângulo; estratégias vetoriais; e estratégias hibridas (HAMMOND, 1997; TOLBERT, 1999; CELANOVIC, 1999; WU, 2001; OLIVEIRA, 2004). Uma revisão unificada da modulação vetorial, para inversores de dois e três níveis, foi apresenta em (PINHEIRO, 2002). Algumas técnicas utilizam portadoras com amplitudes variadas e outros recorrem a variações de fase entre estas (TOLBERT, 1999). Um procedimento muito comum tem sido a injeção de uma

tensão de terceiro harmônico às três fases, denominada tensão de modo comum, para aumentar a utilização do barramento e produzir menor conteúdo harmônico (HAMMOND, 1997; HILL, 1999; RODRIGUES, 2002). Também, em (OJO, 2007) uma estratégia de controle para um retificador, operando com impedâncias de rede/linha balanceadas e desbalanceadas, é apresentada.

1.2.1 Controle de Um Ciclo

Para a maioria das estratégias de controle citadas, é possível se obter realizações equivalentes com a técnica de controle de um ciclo (CUC) proposta em (SMEDLEY, 1995), que tem apresentado um proeminente progresso e um excelente desempenho no controle de conversores de potência chaveados. De forma geral, a técnica de controle de um ciclo para correção de fator de potência tem como base a emulação de uma resistência pura R_e vista da rede. Para os retificadores isto significa uma resistência de entrada fixa, dada por $R_e = V_G/I_G$ e um fator de potência unitário. Na figura 1.15 é ilustrado o esquema para controle clássico com malha e referência de corrente e três sensores (tensão de rede, de corrente de rede e tensão de saída). Já na figura 1.16 é ilustrado o esquema para controle com a técnica CUC, onde são usados apenas dois sensores (corrente de entrada e tensão de saída) e não há malha de controle de corrente nem multiplicador para a formação da referência de corrente.

Uma importante característica da técnica CUC é que o bloco PWM opera com portadora de amplitude variável, modulada pelo regulador de tensão de barramento. Assim, no bloco PWM, a corrente de entrada é comparada diretamente com esta portadora. A amplitude da corrente é, então, controlada pela amplitude da portadora e a fase da corrente segue, automaticamente, a tensão de rede. Como não existe malha de controle de corrente, a técnica CUC proporciona uma resposta rápida e precisa (CHAN, 2002; HUA, 2003; JIN, 2007).



Figura 1.15: Esquema para controle clássico com malha e referência de corrente.



Figura 1.16: Esquema para controle de um ciclo sem malha nem referência de corrente.

Também, as estratégias de controle geradas com a técnica CUC são facilmente implementadas com controladores analógicos ou digitais. Os controladores analógicos são de baixo custo, pois não usam multiplicador analógico, nem controlador de corrente, nem sensor de tensão de entrada. No caso de controladores digitais, o processamento fica bastante reduzido, pois além de não possuir controlador de corrente (rápido), a eliminação do multiplicador é muito conveniente para programação em ponto fixo. Em aplicações sensíveis a custo são utilizados, quase que exclusivamente, controladores analógicos (BEN-YAAKOV, 2006). Os controladores CUC existentes são analógicos e se baseiam no uso de um integrador de tensão com *reset* para gerar uma portadora dente-de-serra com amplitude modulada como aquela mostrada no figura 1.16 (LAI, 1997).

Soluções de controle com a técnica CUC para o retificador boost monofásico unidirecional (figura 1.1) foram apresentadas em (TANG, 1992; GEGNER, 1996; LAI, 1997; HWANG, 1997; MAKSIMOVIC', 1995; RAJAGOPALAN, 1999). Controladores para retificadores monofásicos meia-ponte e ponte-completa (figura 1.2) foram apresentados em (SMEDLEY, 1996; SMEDLEY, 2004; QIAO, 2000; SERENA, 2001). E, para sistemas trifásicos, várias estratégias de controle baseadas na técnica de controle de um ciclo foram desenvolvidas para aplicações em qualidade de energia e geração distribuída (JIN, 2007; QIAO, 2003; QIAO, 2002; CHEN, 2005). Finalmente, quatro estratégias CUC para filtros ativos paralelos de três níveis foram apresentadas em (JIN, 2005): duas com grampeamento da fase de 60º (uma unipolar e outra bipolar); uma para a topologia com dois braços (com uma fase conectada ao ponto central do barramento); e uma com grampeamento de fase de 30º. E, embora um dos desafios no controle de conversores trifásicos três níveis seja manter balanceado o ponto de neutro (PN), é demonstrado analiticamente que, para as quatro estratégias CUC apresentadas, o balanceamento do PN ocorre automaticamente. Tais estratégias são diretamente aplicáveis a retificadores.

1.3 MOTIVAÇÃO DO TRABALHO

Embora o retificador *boost* básico da figura 1.1 seja amplamente estudado na literatura técnica, aspectos como esforços e ondulação de corrente, volume relativo e valor da indutância além dos compromissos na operação com dinâmica de carga são tratados de forma estratificada. Além disso, também são estratificados os estudos sobre retificadores *boost* intercalados, tanto bidirecionais quanto unidirecionais.

Por outro lado, as estratégias de controle obtidas com a técnica de controle de um ciclo apresentam algumas limitações e algumas lacunas. Uma limitação das estratégias CUC existentes é o emprego de uma portadora dente-de-serra, que, além de produzir modulação PWM assimétrica (em estruturas bidirecionais monofásicas e trifásicas), limita o uso da técnica em freqüências de chaveamento mais elevadas. Isto devido, principalmente, à taxa de variação de tensão na saída do integrador (*slew rate* dos amplificadores operacionais utilizados) e à velocidade de descarga do capacitor através de uma chave analógica, velocidade esta que depende da resistência dessa chave.

Uma apreciação rápida entre o quadro das estratégias de controle clássicas (com referência de corrente) e o quadro das estratégias CUC existentes, mostra que várias estratégias clássicas ainda não foram realizadas com a técnica CUC.

Em (BENTO, 2006) várias estratégias CUC para correção de FP com o retificador *boost* unidirecional da figura 1.1 foram sistematizadas. Entretanto, existem algumas lacunas neste estudo. Primeiro, a estratégia CUC de controle pela corrente média de entrada (do indutor) apresentou um número muito alto de chaves analógicas. Além disso, esta opção apresentou um atraso de dois períodos de chaveamento para se atingir a referência de controle.

Tradicionalmente o projeto de retificador *boost* para CFP da figura 1.1 é feito para operar exclusivamente no MDC ou no MCC (ou ainda no MCCrít). Até então, não existe uma estratégia que permita ao retificador *boost* operar, de forma transparente (automática) entre, os modos de condução contínua e descontínua.

Embora a literatura apresente estudos de aplicações da técnica CUC para algumas opções de retificadores monofásicos bidirecionais da figura 1.2 (ZHOU, 2000), particularidades referentes ao uso da técnica CUC nas opções ponte completa com modulação unipolar de tensão, meia-ponte intercalada e ponte completa intercalada, ainda não foram apresentadas nessa literatura.

As estratégias desenvolvidas em (JIN, 2007; QIAO, 2003; QIAO, 2002; CHEN, 2005) para sistemas trifásicos, não apresentam uma base para sistematização das estratégias existentes. Além disso, uma estratégia com modulação PWM híbrida muito empregada, que utiliza injeção de seqüência zero de terceiro harmônico, apresentadas em (ALVES, 1991), não foi, ainda, realizada com a técnica CUC. Tal técnica apresenta desempenho superior às demais técnicas para índices de modulação entre 0 e aproximadamente 0,92

Finalmente, as quatro estratégias CUC para controle de filtros ativos paralelos de três níveis apresentadas em (JIN, 2005) são do tipo com modulação descontínua, ou com grampeamento, e não incluem a estratégia com modulação contínua. Resultados obtidos para inversores de três níveis NPC em (BRÜCKNER, 2003) mostraram que, para índices de modulação entre 0 e 1, as estratégias com modulação contínua apresentaram um comportamento superior se comparadas com as estratégias com modulação descontínua.

Na literatura especializada para o estudo de inversores trifásicos de dois (três) níveis é comum o uso de PWM simétrico, que opera com uma distribuição entre os vetores nulos (ou pequenos) redundantes no início e no centro do período de chaveamento (BLASKO, 1997). Os vetores nulos referem-se aos estados de chaveamento nos quais as três tensões de pólo v_A , v_B e v_C na figura 1.3 (a) são iguais a $\pm E/2$. Já os vetores pequenos referem-se aos estados de chaveamento nos quais as três tensões de pólo v_A , v_B e v_C podem ser geradas, de forma redundante, com a metade do barramento, isto é, pelo capacitor superior ou inferior. Esta relação é normalmente referida como *razão de distribuição dos vetores nulos (pequenos)* redundantes, representado neste trabalho por μ , tanto para inversores de dois quanto para inversores de três níveis. Até o momento, este conceito ainda não foi explorado do ponto de vista de concepção de estratégia CUC.

1.4 CONTRIBUIÇÕES DO TRABALHO

Este trabalho apresenta uma abordagem sistematizada e didática do comportamento do retificador *boost* unidirecional, figura 1.1, com o estudo de quatro modos de operação representativos: MCC, MCD senoidal, MCCrít e MCD quase senoidal. O estudo apresenta uma análise comparativa entre os desempenhos de cada modo de operação e leva em conta o volume dos indutores, o nível de ondulação de corrente, os esforços de corrente e as perdas de potência.

Além da apresentação do retificador *boost* simples, o trabalho apresenta a versão intercalada do retificador *boost*, que é obtido com duas células *boost* operando em contra-fase.



Figura 1.17: Retificador boost intercalado paralelo com duas células.

Para a topologia intercalada, mostrada na figura 1.17, é apresentado o comportamento para cada um dos quatro modos de operação. É ainda considerado, nesse estudo, o retificador *boost* intercalado série, mostrado na figura 1.13. Por fim, o estudo comparativo entre estas possibilidades vai definir qual a melhor opção para determinada aplicação.

Embora a literatura apresente estratégias CUC para os modos MCD senoidal (LAI, 1997) e MCC (RAJAGOPALAN, 1999), esta última solução apresenta um número relativamente elevado de componentes. Este trabalho apresenta uma opção de estratégia CUC para o MCC que emprega um número significativamente menor de componentes com um desempenho superior àquela anterior. Com a finalidade de preencher uma lacuna existente no quadro das estratégias CUC, o trabalho propõe ainda uma estratégia CUC para operar no MCCrít, cuja particularidade é operar com freqüência de chaveamento variável. Para completar o tratamento do retificador *boost* unidirecional são apresentadas estratégias CUC para a topologia intercalada da figura 1.17.

Outra contribuição deste trabalho é a concepção de um controlador CUC que opera num modo de condução chamado híbrido. Com tal estratégia o retificador *boost* pode operar de forma transparente entre os modos MCC e MCD. Com isso, o procedimento de projeto já não é feito para um modo de condução exclusivo. Espera-se que este novo modo de operação permita flexibilidade tanto no dimensionamento do indutor quanto na operação com carga variável. Deve-se ressaltar ainda que, para se obter a estratégia CUC hibrida mencionada, fezse necessário a concepção de uma estratégia CUC para o MCD senoidal que opera com sensor de corrente (a estratégia CUC existente para o MCD senoidal opera com sensor de tensão de entrada).

Para retificadores *boost* bidirecionais como aqueles das figuras 1.2 a 1.4 são feitos estudos das topologias e, em seguida, são propostas ou melhorias ou novas estratégias CUC. Para os retificadores bidirecionais monofásicos é apresentado um estudo breve (porém inédito) dos retificadores *boost* bidirecionais básicos (na figura 1.2) e intercalados (figuras 1.18 e 1.19), estes concebidos a partir dos retificadores básicos ponte completa e meia-ponte, respectivamente. O estudo comparativo entre as opções de retificadores considera o volume dos indutores, o nível de ondulação de corrente, os esforços de corrente e as perdas de potência. Todas as topologias devem ser controladas por estratégias CUC e, para melhorar o desempenho do controle é introduzido o uso de portadora triangular, que não gera problemas de *slew rat*e e são muito convenientes para a geração de modulação unipolar de tensão e para a concepção de estratégias para retificadores intercalados.

Como resultado das estratégias CUC, concebidas para os retificadores monofásicos bidirecionais considerados, é proposto um circuito integrado que comporta, no mínimo, as seis estratégias de controle geradas. Neste caso os dispositivos integrados apresentam maior uniformidade nos parâmetros construtivos tais como resistências, tensões de off-set e resposta das chaves analógicas.

Para os retificadores trifásicos é obtida uma expressão genérica para controle. Desta expressão se podem obter as estratégias CUC trifásicas existentes além de novas estratégias. Também aqui é utilizada uma portadora triangular (de amplitude modulada) que resulta em modulação PWM simétrica, com conseqüências positivas tanto para redução da ondulação de corrente quanto para as perdas de potência e a estabilidade geral do controle. Partindo da expressão geral obtida é proposta a realização da estratégia PWM híbrida que opera sem grampeamento (modulação contínua) e apresenta várias vantagens sobre as estratégias CUC existentes, pelo menos para *m* de 0 a 0.92. Além das melhorias obtidas para a estratégia CUC proposta, o uso de PWM simétrico (com portadora triangular) produz melhorias significativas nas estratégias CUC existentes.

De forma análoga àquela obtida para retificadores trifásicos dois níveis, o trabalho apresenta um procedimento sistematizado para a concepção de estratégias CUC para retificadores trifásicos de três níveis. O retificador, baseado na topologia NPC, estudado aqui é aquele mostrada na figura 1.20, com tensões de saída simétricas e equilibradas, mesmo para cargas R_1 e R_2 desbalanceadas. Dessa forma, a estratégia CUC gerada aqui possui o melhor desempenho do ponto de vista de ondulação de corrente, volume de indutores e perdas, pelo



Figura 1.18: Retificador boot em ponte completa intercalado proposto.



Figura 1.19: Retificador boot em meia-ponte intercalado proposto.

menos para m entre 0 e 1 (BRÜCKNER, 2003).

Uma particularidade da estratégia proposta com relação às estratégias existentes é que o equilíbrio do PN é mantido para carga *cc* desequilibrada ($R_1 \ e \ R_2$), ao invés de considerar carga *ca* (inversores de tensão). O objetivo de garantir o PN com desequilíbrios de carga *cc* é produzir maior grau de liberdade ao inversor associado (no caso de conversão *ca-ca*) ou manter tensões *cc* simétricas um funcionamento estáveis, mesmo diante de desequilíbrios de carga continuados. A capacidade de compensar desequilíbrios de carga é alcançada para a condição ótima, obtida com μ igual a meio, para índices de modulação *m* entre 0 e 1.

1.5 ORGANIZAÇÃO DO TRABALHO

O capítulo 2 é dedicado ao estudo do retificador *boost* unidirecional monofásico (figura 1.1) para quatro modos de operação, i.e., MCC, MCCrít, MCD senoidal e MCD quasesenoidal. Ainda no capítulo 2 é realizado um estudo mais detalhado dos retificadores *boost* intercalados em paralelo e em série. E, no final do capítulo, é apresentado um estudo comparativo envolvendo os retificadores *boost* básicos e intercalados paralelos e o retificador *boost* intercalado série. Por fim, o procedimento para projeto do retificador *Boost* para cada modo de operação é apresentado, tanto para carga fixa quanto para carga variável.

No capítulo 3 é apresentada a técnica de controle de um ciclo para retificadores *boost*. Inicialmente é apresentado um resumo do processo de síntese de estratégias CUC. Em seguida, a técnica CUC é aplicada ao retificador *boost* unidirecional monofásico (figura 1.1) tanto na topologia básica quanto na topologia intercalada. E, finalmente, é concebida uma nova estratégia CUC, que opera no modo de condução híbrido, com transição suave entre os modos MCC e MCD. Por motivo de maior organização e clareza, as estratégias CUC para as demais topologias estudadas neste trabalho são apresentadas nos capítulos subseqüentes logo



Figura 1.20: Retificador com tensões de saída simétricas e carga desequilibrada.

após o estudo de cada topologia.

O estudo de retificadores *boost* bidirecionais monofásicos (figura 1.2) é feito no capítulo 4, e aborda seis opções de retificadores com base nas topologias monofásicas ponte-completa e meia-ponte.

No capítulo 5 é feito um estudo dos retificadores *boost* bidirecionais trifásicos da figura 1.3 e apresentada uma expressão generalizada para concepção de estratégias de controle. Com base nesta expressão, é concebida uma nova estratégia CUC que é uma realização da técnica de modulação PWM Híbrida (ALVES, 1991). Também são feitas modificações nas estratégias CUC existentes com a finalidade de se obter melhoria de desempenho.

No capítulo 6 é realizado o estudo resumido do retificador *boost* de três níveis NPC da figura 1.20 e, em seguida, é concebida uma nova estratégia CUC, que é uma realização da técnica de modulação PWM contínua, descrita em (BRÜCKNER, 2003).

E, no capítulo 7 são apresentadas as conclusões gerais do trabalho e as sugestões de trabalhos futuros.

2 O RETIFICADOR BOOST UNIDIRECIONAL MONOFÁSICO

2.1 INTRODUÇÃO

O principal objetivo deste capítulo é gerar um material de apoio para estudo do retificador *boost* unidirecional (*boost* básico), na figura 2.1, usado para CFP em sistemas monofásicos de baixas e médias potências. Inicialmente é apresentada uma revisão básica do retificador *boost* básico, na qual são estabelecidas as características dos modos de operação, definidos pelo modo de condução de corrente no indutor (contínua ou descontínua) e pela forma da corrente de entrada (senoidal ou não-senoidal). São estudados quatro modos de operação para o retificador *boost* básico, i.e., modo de condução contínua de corrente (MCC), modo de condução crítica (MCCrít), modo de operação descontínua de corrente senoidal (MCD senoidal) e modo de operação descontínua de corrente quase-senoidal (MCD quase-senoidal).

Além do retificador *boost* básico, é realizado um estudo incluindo cinco retificadores *boost* intercalados, sendo um retificador *boost* intercalado série (figura 2.12) e quatro retificadores intercalados paralelos obtidos do *boost* básico, conforme ilustrado na figura 2.11. Como resultado, é feita uma análise comparativa entre os retificadores estudados na qual são consideradas as seguintes características: esforços de corrente, δ_I ; ondulação de corrente de rede, ΔI_{PP} ; volume do indutor, ε ; perdas de potência na condução, na comutação; e os compromissos envolvidos na operação com dinâmica de carga. Devido a limitações de tempo e do escopo deste trabalho, os tópicos perdas de potência e rendimento são tratados de forma qualitativa, ficando uma abordagem quantitativa para trabalhos futuros.

2.2 REVISÃO BÁSICA

Resumidamente, o princípio de funcionamento do retificador *boost* básico é o seguinte: durante o intervalo de condução da chave S, t_{ON} , a rede fornece energia ao indutor L



Figura 2.1: Retificador boost básico.

(magnetização) e, durante o bloqueio, t_{OFF} , a energia armazenada no indutor é transferida para a seção de saída (desmagnetização). Dessa forma, o regime de trabalho da chave S define o modo de operação do retificador.

Como a corrente do indutor circula pelo diodo durante t_{OFF} e pela chave durante t_{ON} , a corrente média no indutor, \bar{i}_L , é a soma das correntes médias na chave, \bar{i}_Q , no diodo, \bar{i}_D , durante um período de chaveamento:

$$\bar{i}_L = \bar{i}_Q + \bar{i}_D \tag{2.1}$$

Por causa do diodo D, a tensão na carga, E, é sempre maior ou igual à magnitude da tensão da rede, V_G . A razão entre estas tensões é denominada *transferência estática M*:

$$M = \frac{E}{V_G} \ge 1 \tag{2.2}$$

Em geral, o comportamento e alguns parâmetros do retificador *boost* (indutâncias, esforços de corrente, razão cíclica, nível EMI e volume do indutor) são descritos em função da razão *M*.

2.2.1 Considerações Iniciais

A variação de corrente no indutor durante a magnetização é dada por,

$$\Delta i_{Lmag} = \frac{v_G}{L} t_{ON} \,, \tag{2.3}$$

e, durante a desmagnetização, por

$$\Delta i_{Ldesmag} = \frac{(v_G - E)}{L} t_{desmag}, \qquad (2.4)$$

onde v_G é a tensão da rede,

$$v_G = V_G sen(\omega_G t), \qquad (2.5)$$

e $\omega_G = 2\pi f_G$ é a freqüência angular da rede.

No estudo apresentado aqui, a freqüência de chaveamento, f_S , é considerada muito maior que a freqüência da rede, f_G .

$$f_s >> f_G \tag{2.6}$$

Com isso, a corrente média no indutor \bar{i}_L não varia num período de chaveamento e a soma das variações de corrente de magnetização (2.3) e desmagnetização (2.4) vale zero:

$$\Delta i_{Lmag} + \Delta i_{Ldesmag} = 0 \tag{2.7}$$

Substituindo (2.3) e (2.4) em (2.7) chega-se a

$$t_{desmag} = t_{ON} \frac{v_G}{(v_G - E)}$$
 (2.8)

Por outro lado, (2.3) pode ser reescrita da seguinte forma:

$$\Delta i_{Lmag} = \frac{v_G}{L} \frac{d}{f_S},\tag{2.9}$$

onde d é a razão cíclica, definida como a fração de T_S na qual a chave S conduz:

$$d = \frac{t_{ON}}{T_s}.$$
 (2.10)

Por fim, para operação com potência variável, a dinâmica de potência ρ estabelece a relação entre as potências de entrada máxima e mínima:

$$\rho = \frac{P_{Gm\dot{a}x}}{P_{Gmin}} \tag{2.11}$$

O rendimento η do retificador relaciona a potência de entrada P_G com a de saída P_O :

$$\eta = \frac{P_o}{P_G} \tag{2.12}$$

2.2.2 Caracterização do Modo de Condução Descontínua de Corrente

O MCD é caracterizado por um intervalo t_0 no final do período de chaveamento, figura 2.2, no qual as correntes \bar{i}_Q , \bar{i}_D , e \bar{i}_L são identicamente iguais a zero. Com isso, o intervalo de desmagnetização é menor do que o intervalo no qual a chave S permanece aberta,

$$t_{desmag} < t_{OFF} \,. \tag{2.13}$$

Como resultado, o tempo morto t_0 é dado por



Figura 2.2: Corrente no indutor no MCD.

$$t_0 = T_S - t_{ON} - t_{desmag} > 0. (2.14)$$

Substituindo (2.8) em (2.14) e considerando (2.10), a operação no MCD pode ser caracterizada por:

$$d \le 1 - \frac{sen(\omega_G t)}{M} \tag{2.15}$$

A corrente média de entrada para o retificador *boost* no MCD é dada pela área sob a curva de corrente na figura 2.2, dada por

$$\bar{i}_{L} = \frac{\Delta I_{LPP}}{2} \left(\frac{t_{ON} + t_{desmag}}{T_{S}} \right).$$
(2.16)

Combinando (2.8), (2.9) e (2.10) com (2.16) chega-se à corrente média de entrada no MCD.

$$\bar{i}_{L} = \frac{d^{2}}{2Lf_{s}} \frac{V_{G}sen(\omega_{G}t)}{\left[1 - \frac{1}{M}sen(\omega_{G}t)\right]}.$$
(2.17)

2.2.3 Caracterização dos Modos de Condução Contínua e Condução Crítica de Corrente

O MCC e o MCCrít são caracterizados pela condução de corrente no indutor durante todo o período de chaveamento, o que equivale a fazer t_0 igual a zero em (2.14).

$$t_{desmag} = t_{OFF} \,. \tag{2.18}$$

Com isso, as operações no MCC e no MCCrít podem ser caracterizadas através de (2.14) por,

$$d = 1 - \frac{sen(\omega_G t)}{M} , \qquad (2.19)$$

Dividindo (2.14) por T_S chega-se a

$$d_{desmag} = 1 - d = t_{OFF} / T_S.$$
 (2.20)

Substituindo (2.15) em (2.19), a *função de transferência estática de tensão em um período de chaveamento* é obtida:

$$\frac{E}{v_G} = \frac{1}{1-d} \,. \tag{2.21}$$

Ainda, da figura 2.2 se pode escrever que a corrente média na chave é dada por

$$\bar{i}_{\varrho} = d\,\bar{i}_L. \tag{2.22}$$

E, recorrendo a (2.1) se obtém a corrente média no diodo:

$$\bar{i}_D = (1-d)\bar{i}_L.$$
(2.23)

2.2.4 Soluções Senoidais para Correção do Fator de Potência

Em seguida são apresentadas algumas características das soluções senoidais para CFP, que serão usadas neste capítulo. Tais soluções podem ser obtidas com a imposição de uma resistência pura, R_e , na entrada do retificador:

$$\bar{i}_G = \frac{v_G}{R_e} = \frac{V_G}{R_e} sen(\omega_G t) = I_G sen(\omega_G t)$$
(2.24)

Para solução senoidal, a expressão do rendimento (2.12) pode ser escrita como

$$EI_o = \eta \frac{V_G I_G}{2} \tag{2.25}$$

ou, em função das resistências de entrada e de saída,

$$R_{e} = \eta R_{O} \frac{1}{2M^{2}}$$
(2.26)

Ou ainda, em função das correntes de entrada e de saída,

$$I_O = \frac{\eta}{2M} I_G \tag{2.27}$$

A seção de saída é formada por um capacitor em paralelo com a carga, que recebe energia da entrada através do diodo D, cuja corrente média é obtida substituindo (2.24) e (2.19) em (2.23):

$$\bar{i}_D = \frac{\eta I_G}{M} sen^2(\omega_G t).$$
(2.28)

E, a corrente no capacitor C dada por

$$\bar{i}_{c} = \bar{i}_{D} - I_{O}.$$
 (2.29)

Substituindo-se (2.27) e (2.28) em (2.29) se obtém:

$$\bar{i}_C = -\eta \frac{I_G}{2M} \cos(2\omega_G t) \,. \tag{2.30}$$

O resultado obtido em (2.30) mostra que a freqüência de ondulação de corrente e tensão no capacitor é o dobro da freqüência da rede. O valor pico-a-pico da ondulação relativa de tensão na saída do retificador $\Delta E / E$ é calculado por integração de (2.30) no capacitor C:

$$\frac{\Delta E}{E} = \frac{1}{2\pi f_G C R_O} \tag{2.31}$$

2.3 MODOS DE OPERAÇÃO

A escolha dos quatro modos se deu pela representatividade dos mesmos. Assim, o MCC representa as estratégias de controle pela corrente média de entrada, por histerese de corrente, pela corrente de pico na chave e pela corrente mínima no diodo *boost*. O MCCrít representa as estratégias de freqüência de chaveamento variável, com baixas perdas e esforços de corrente limitados a 2. O MCD é apresentado em duas versões, uma solução não senoidal, que é versão mais simples, e uma solução senoidal, que é uma alternativa frente ao MCCrít com a vantagem de operar com freqüência de chaveamento fixa.

Para se comparar os desempenhos dos quatro modos de operação, algumas condições comuns devem ser estabelecidas. Inicialmente os resultados serão obtidos para uma mesma freqüência de chaveamento e uma mesma potência de saída e os indutores são calculados para operação no limite de cada modo. Assim, o MCC é mantido com indutância mínima, e os modos de condução descontínua (MCD senoidal e MCD quase-senoidal) são mantidos por indutâncias máximas. Já no MCCrít, o valor da indutância é fixado pela freqüência de chaveamento e pela potência de saída. Dessa forma serão obtidos resultados comparativos diretos, inclusive para operações com variação de carga e de tensão de rede.

2.3.1 Operação no Modo de Condução Contínua

A corrente de entrada só assume zero nas extremidades do semi-ciclo da rede conforme ilustrado (em p.u.) na figura 2.3, obtida à freqüência de chaveamento de 2.5 kHz. Com isto se consegue melhor visualização da forma de onda da corrente. Porém, nos ensaios de simulação e nas montagens experimentais para o retificador *boost* básico, foi usada a freqüência de chaveamento de 50 kHz (com transistores MOS).



Figura 2.3: Corrente de entrada para um ciclo de rede no MCC.

2.3.1.1 Ondulação de Corrente e Indutância

Conforme se pode notar na figura 2.3, o MCC opera com ondulação de corrente variável ao longo do semi-ciclo da rede. O valor pico-a-pico da ondulação de corrente no indutor, ao longo de um semi-ciclo da rede, é obtido substituindo de (2.19) em (2.9).

$$\Delta i_{LPP}(\omega_G t) = \frac{V_G}{Lf_S} sen(\omega_G t) \left(1 - \frac{sen(\omega_G t)}{M}\right)$$
(2.32)

A condição de operação no MCC pode ser expressa por

$$\frac{\Delta i_{LPP}(t)}{2} \le I_{Gmin}sen(\omega_G t).$$
(2.33)

A expressão (2.33) impõe que o valor de pico a ondulação de corrente, num período de chaveamento, deve ser menor que o valor médio da corrente de entrada mínima. Isto, para que a corrente instantânea não permaneça em zero. Substituindo (2.32) em (2.33),

$$\frac{V_G}{2Lf_s}sen(\omega_G t)\left(1 - \frac{sen(\omega_G t)}{M}\right) \le I_{Gmin}sen(\omega_G t)$$
(2.34)

Para uma determinada tensão de rede V_G , a corrente de entrada mínima I_{Gmin} ocorre à resistência equivalente de entrada máxima, $R_{emáx}$. Assim, (2.34) pode ser reescrita como:

$$L \ge \frac{R_{emáx}}{2f_s} \left(1 - \frac{sen(\omega_G t)}{M} \right), \ 0 < \omega_G t < \pi \ (\text{tensão de entrada retificada})$$
(2.35)

. Para satisfazer (2.35) em todo o semi-ciclo da rede tem-se

$$L \ge \frac{R_{emáx}}{2f_S} \,. \tag{2.36}$$

2.3.1.2 Esforços de Corrente

Definem-se como esforços de corrente, δ_I , a razão entre o valor de pico da corrente no indutor, I_{Lpico} , e a magnitude da corrente de entrada I_G

$$\delta_I = \frac{I_{Lpico}}{I_G} \tag{2.37}$$

onde, I_{Lpico} é o valor máximo da soma da corrente fundamental, $I_G sen(\omega_G t)$, com o valor da ondulação de pico dada por $\Delta i_{LPP}(t)/2$:

$$I_{Lpico} = \left[I_G sen(\omega_G t) + \frac{1}{2} \Delta i_{LPP}(t) \right]_{max}$$
(2.38)

Cujo valor máximo ocorre para $I_{Gmáx}$ no centro do semi-ciclo da rede ($\omega_G t = \pi/2$)

$$I_{Lpico} = I_{Gmáx} \left[1 + \frac{R_{emin}}{2Lf_S} \left[1 - \frac{1}{M} \right] \right].$$
(2.39)

Os esforços de corrente são dados por

$$\delta_I = \left[1 + \frac{R_{emin}}{2Lf_S} \left(1 - \frac{1}{M} \right) \right]. \tag{2.40}$$

2.3.1.3 Volume do Indutor

Neste trabalho, é considerado que o volume equivalente do indutor é proporcional à máxima energia que o núcleo pode armazenar, denotada por

$$\varepsilon = \frac{1}{2} L I_{Lpico}^2. \tag{2.41}$$

Substituindo (2.39) em (2.41), se obtém

$$\varepsilon = \frac{1}{2} L \left[1 + \frac{R_{emin}}{2Lf_S} \left(1 - \frac{1}{M} \right) \right]^2 I_{G \max}^2.$$
(2.42)

2.3.1.4 Limite do Modo de Condução Contínua

A operação no limite do MCC é obtida considerando-se o valor limite da indutância L em (2.36), dado por

$$L = \frac{R_{emáx}}{2f_S} \,. \tag{2.43}$$

Apesar da indutância no MCC ser obtida para potência mínima, é conveniente reescrever (2.43) em função da potência máxima. Para uma determinada tensão de rede, a dinâmica de potência ρ em (2.11) pode ser definida em função das resistências de entrada equivalentes:

$$\rho = \frac{R_{emáx}}{R_{emín}} \tag{2.44}$$

Substituindo (2.44) em (2.43) se obtém

$$L = \rho \frac{R_{emin}}{2f_s}.$$
 (2.45)

É ainda necessário normalizar as indutâncias para se obter resultados generalizados. Isto é, independente da potência e da freqüência de chaveamento:

$$L_N^{MCC} = \frac{L}{L_B} \tag{2.46}$$

onde, L_N é o valor normalizado da indutância, L_B é a indutância base para normalização, e L é o valor real. Neste trabalho, a base para normalização é dada por

$$L_B = \frac{R_{emin}}{2f_S}.$$
(2.47)

Com isso, fica definida a indutância normalizada:

$$L_N^{MCC} = \rho \quad (\text{p.u.}). \tag{2.48}$$

A ondulação de corrente é obtida substituindo-se (2.47) em (2.32):

$$\Delta i_{LPP}(t) = \frac{2I_{Gmax}}{\rho} sen(\omega_G t) \left(1 - \frac{sen(\omega_G t)}{M}\right)$$
(2.49)

A base para normalização da ondulação de corrente é dada pela máxima da magnitude de corrente da rede, $I_{Gmáx}$. Assim, a ondulação de corrente normalizada, figura 2.4, é dada por

$$\Delta i_{N,LPP}(t) = \frac{2}{\rho} sen(\omega_G t) \left(1 - \frac{sen(\omega_G t)}{M} \right)$$
(2.50)

Os esforços de corrente no limite do MCC são obtidos substituindo-se (2.43) em (2.40), considerando (2.44):

$$\delta_{IMCC} = \left[1 + \frac{1}{\rho} \left(1 - \frac{1}{M}\right)\right],\tag{2.51}$$

A energia do indutor, no limite do MCC, é obtida por substituição de (2.43) em (2.41):

$$\varepsilon = \frac{P_{G\max}}{2f_S} \rho \left[1 + \frac{1}{\rho} \left(1 - \frac{1}{M} \right) \right]^2$$
(2.52)



Figura 2.4: Ondulação de corrente normalizada no limite do MCC.

A base $\varepsilon_{\scriptscriptstyle B}$ para normalização de ε em (2.52) é dada por

$$\varepsilon_B = \frac{P_{Gmax}}{2f_S} \tag{2.53}$$

e o volume normalizado é dado por

$$\varepsilon_N = \rho \left[1 + \frac{1}{\rho} \left(1 - \frac{1}{M} \right) \right]^2 \tag{2.54}$$

2.3.2 Operação no Modo de Condução Crítica

A forma de onda da corrente de entrada (p.u.) para o MCCrít é ilustrada na figura 2.5, onde o tempo de condução da chave t_{ON} é feito constante, enquanto o tempo de bloqueio t_{OFF} varia ao longo do semi-ciclo da rede de modo a se obter corrente média senoidal \bar{i}_G . Com isso, o MCCrít opera à freqüência de chaveamento variável.

Para solução senoidal, a corrente média de entrada no MCCrít, , é dada por

$$I_G sen(\omega_G t) = \frac{\Delta i_{LPP}(\omega_G t)}{2}.$$
(2.55)

Substituindo (2.52) em (2.55), considerando (2.24), chega-se a

$$f_{S} = \frac{R_{e}}{2L} \left(1 - \frac{sen(\omega_{G}t)}{M} \right)$$
(2.56)

Substituído (2.19) em (2.56) obtém-se o valor de t_{ON}

$$t_{ON} = \frac{2L}{R_e},\tag{2.57}$$

onde, escrevendo Re em função da potência e da tensão de entrada, se chega a



Figura 2.5: Corrente de entrada para um ciclo de rede no MCCrít.

$$t_{ON} = 4L \frac{P_G}{V_G^2} \,. \tag{2.58}$$

Assim, para tensão de entrada fixa, a potência de entrada é diretamente proporcional t_{ON}.

Para operação com potência e rede variáveis, a faixa de freqüência de chaveamento pode ser obtida de (2.56). Onde, a freqüência mínima, f_{Smin} , ocorre no centro do semi-ciclo da rede ($\omega_G t = \pi/2$) à potência máxima (R_{emin}) e tensão de rede mínima ($M_{máx}$), isto é,

$$f_{Smin} = \frac{R_{emin}}{2L} \left(1 - \frac{1}{M_{max}} \right)$$
(2.59)

A freqüência máxima, $f_{Smáx}$, ocorre nas extremidades do centro do semi-ciclo da rede ($\omega_G t = 0$; π) à potência mínima ($R_{emáx}$) e é dada por

$$f_{Smáx} = \frac{R_{emáx}}{2L}, \qquad (2.60)$$

onde, $f_{Smáx}$ depende apenas da potência mínima ($R_{emáx}$). A razão entre as freqüências de chaveamento é dada por

$$\frac{f_{Smáx}}{f_{Smán}} = \frac{M_{máx}}{M_{máx} - 1}\rho$$
(2.61)

Neste trabalho, a freqüência mínima f_{Smin} , é adotada na análise comparativa entre os modos de operação com f_S constante. Pois, f_{Smin} ocorre à máxima potência, que é a condição de comparação aplicada o todos os modos estudados.

2.3.2.1 Indutância

A indutância L é um fator limitante da potência (2.58) e deve ser calculada para potência máxima (R_{emin}) e f_{Smin} segundo (2.59):

$$L = \frac{R_{emin}}{2f_{S\min}} \left(1 - \frac{1}{M}\right). \tag{2.62}$$

O valor normalizado por L_B (2.47) é dado por

$$L_N^{MCCrit} = \left(1 - \frac{1}{M}\right). \tag{2.63}$$

2.3.2.2 Esforços de Corrente

Por concepção, os esforços de corrente δ_I , para o MCCrít são iguais a dois.

$$\delta_I = 2 \tag{2.64}$$

2.3.2.3 Volume do indutor

Substituindo (2.62) e (2.64) em (2.41) se obtém a energia máxima do indutor no MCCrít:

$$\varepsilon_{L\max} = \frac{2P_{Gmáx}}{f_{S\min}} \left(1 - \frac{1}{M}\right).$$
(2.65)

Que é normalizado pela base ε_B dada em (2.53), assumindo $f_{Smin} = f_S$:

$$\varepsilon_{MCCrit} = 4 \left(1 - \frac{1}{M} \right) \tag{2.66}$$

2.3.3 Operação no Modo de Condução Descontínua Senoidal

O comportamento da corrente de entrada para o MCD senoidal é ilustrado (em p.u.) na figura 2.6. Neste caso, se consegue uma corrente média de entrada senoidal, \bar{i}_{G} , com freqüência de chaveamento f_{S} constante.

2.3.3.1 Indutância

A corrente média no indutor num período de chaveamento, obtida em (2.17) é, por conveniência, reescrita aqui:

$$\bar{i}_{L}(\omega_{G}t) = \frac{d^{2}}{2Lf_{S}} \frac{V_{G}sen(\omega_{G}t)}{\left[1 - \frac{1}{M}sen(\omega_{G}t)\right]}$$
(2.67)

Substituindo (2.24) em (2.67) para imposição de corrente senoidal, se obtém

$$d(\omega_G t) = \sqrt{\frac{2Lf_s}{R_e} \left(1 - \frac{1}{M} sen(\omega_G t)\right)},$$
(2.68)



Figura 2.6: Corrente de entrada para um ciclo de rede no MCD senoidal.

que define o comportamento de *d* num semi-ciclo da rede. Aplicando a condição de operação no MCD (2.15) em (2.68) chega-se a

$$L \le \frac{R_{emin}}{2f_s} \left(1 - \frac{1}{M} \right). \tag{2.69}$$

2.3.3.2 Esforços de corrente

A corrente de pico no indutor, I_{Lpico} , para o MCD é dada por

$$I_{Lpico}(\omega_G t) = \frac{V_G sen(\omega_G t)}{L f_S} d .$$
(2.70)

Para máxima potência, a tensão de entrada é dada por

$$V_G = R_{emin} I_{Gmax} \tag{2.71}$$

e, substituindo (2.68) e (2.71) em (2.70), se obtém

$$I_{Lpico}(\omega_{G}t) = I_{Gmáx}sen(\omega_{G}t)\sqrt{\frac{2R_{emin}}{Lf_{S}}\left(1 - \frac{1}{M}sen(\omega_{G}t)\right)}.$$
(2.72)

A derivada no tempo de (2.72) aponta para duas soluções: uma solução com corrente de pico no centro, para $M \ge 1.5$ e outra com dois valores de pico eqüidistantes do centro do semi-ciclo para $M \le 1.5$, representadas (em p.u.) na figura 2.7:

$$\delta_{I}\Big|_{M \le 1.5} = \sqrt{\frac{2R_{emin}}{Lf_{S}}} \frac{2M}{3\sqrt{3}}$$

$$\delta_{I}\Big|_{M \ge 1.5} = \sqrt{\frac{2R_{emin}}{Lf_{S}}} \left(1 - \frac{1}{M}\right)$$
(2.73)

2.3.3.3 Volume do indutor

O volume equivalente do indutor ε para o MCD senoidal é obtido de

$$\varepsilon = \frac{1}{2} L \left(\delta_I I_{Gmax} \right)^2, \qquad (2.74)$$

Onde substituindo (2.73) em (2.74) se obtém,

$$\varepsilon|_{M \le 1.5} = \frac{R_{emin} I_{Gmáx}^2}{f_s} \frac{4M^2}{27}$$
(2.75)

$$e_{M \ge 1.5} = \frac{R_{emin} I_{Gmáx}^2}{f_S} \left(1 - \frac{1}{M} \right)$$
(2.76)

2.3.3.4 Limite do MCD

O limite do MCD senoidal é obtido para o valor limite da indutância L em (2.69),

$$L = \frac{R_{emin}}{2f_s} \left(1 - \frac{1}{M} \right). \tag{2.77}$$

Que, normalizada por L_B em (2.47), resulta em

$$L_N^{MCDsenoida \ l} = \left(1 - \frac{1}{M}\right). \tag{2.78}$$

Substituindo (2.76) em (2.68) se obtém a razão cíclica d no limite do MCD senoidal:

$$d = \frac{1}{M} \sqrt{(M-1)(M-sen(\omega_G t))}.$$
(2.79)

De forma análoga, substituindo (2.76) em (2.72) obtém-se a corrente de pico no limite do MCD senoidal, dada por

$$I_{Lpico} = 2I_{Gmáx} sen(\omega_G t) \sqrt{\frac{(M - sen(\omega_G t))}{M - 1}}.$$
(2.80)

Os esforços de corrente são obtidos por substituição de (2.76) em (2.73):

$$\delta_{I}\Big|_{M \le I.5} = \frac{4}{3\sqrt{3}} \sqrt{\frac{M^{3}}{M-I}}$$

$$\delta_{I}\Big|_{M \ge I.5} = 2$$
(2.81)

Finalmente, o volume do indutor é normalizado pela base ε_B dada em (2.53):

$$\varepsilon_{MCDsenoidal}\Big|_{M \le 1.5} = \frac{16}{27} M^2$$

$$\varepsilon_{MCDsenoidal}\Big|_{M \ge 1.5} = 4\left(1 - \frac{1}{M}\right)$$
(2.82)



Figura 2.7: Picos de corrente de entrada normalizada pó I_G com carga no limite do MCD senoidal.

2.3.4 Modo de Condução Descontínua Quase-Senoidal

A técnica denominada *seguidor de tensão* (ROSSETTO, 1994) opera à freqüência de chaveamento f_S constante com t_{ON} fixo e sem sensor de corrente, o que a torna a mais simples e de menor custo. Porém, embora a corrente de pico da entrada tenha uma envoltória senoidal (daí o nome seguidor de tensão), a corrente média, \bar{i}_G , apresenta harmônicos de baixa freqüência, conforme se pode notar na forma de onda da corrente de entrada, ilustrada (em p.u.) na figura 2.8.

A corrente média no indutor, em um período de chaveamento, obtida de (2.17) é, por conveniência, reescrita aqui:

$$\bar{i}_{L} = \frac{V_{G}d^{2}}{2Lf_{S}}sen(\omega_{G}t)\left(\frac{M}{M-sen(\omega_{G}t)}\right)$$
(2.83)

Por outro lado, a corrente média na chave \bar{i}_Q é obtida pela integração da rampa de corrente em (2.9) durante t_{ON} , o que resulta em

$$\bar{i}_{\varrho} = \frac{V_G d^2}{2L f_s} sen(\omega_G t) \,. \tag{2.84}$$

A corrente média no diodo \bar{i}_D é obtida pela diferença entre (2.83) e (2.82), dada por

$$\bar{i}_D = \frac{V_G d^2}{2L f_S} sen(\omega_G t) \left(\frac{sen(\omega_G t)}{M - sen(\omega_G t)} \right).$$
(2.85)

Com isso, a corrente de saída Io pode ser obtida por integração de (2.84), isto é,

$$I_{O} = \frac{1}{\pi} \int_{0}^{\pi} \bar{i}_{D} d\theta.$$
 (2.86)



Figura 2.8: Corrente de entrada para um ciclo de rede no MCD quase-senoidal instantâneo e médio (curva distorcida) segundo (2.80).

Substituindo (2.84) em (2.85) e resolvendo a integral, chega-se a

$$I_O = \frac{V_G d^2}{2L f_S} \left(\frac{Y_1(\alpha)}{\pi} \right).$$
(2.87)

Onde a função $Y_1(\alpha)$ é dada por

$$Y_{1}(\alpha) = -2 - \frac{\pi}{\alpha} + \frac{2}{\alpha\sqrt{1 - \alpha^{2}}} \left[\frac{\pi}{2} + \tan^{-1}(\frac{\alpha}{\sqrt{1 - \alpha^{2}}}) \right],$$
 (2.88)

onde a variável $\alpha = 1/M$, foi mantida com a finalidade de respeitar as expressões originais em (LIU, 1989; SIMONETTI, 1999).

2.3.4.1 Indutância

A indutância é obtida pela aplicação da condição de operação no MCD (2.15) na expressão da corrente de saída I_O em (2.86), considerando $I_O=E/R_O$:

$$L \leq \left[\frac{R_o}{2f_s M} \left(1 - \frac{sen(\omega_G t)}{M}\right)^2 \left(\frac{Y_1(\alpha)}{\pi}\right)\right]_{min}$$
(2.89)

E, a solução de (2.88) ocorre para potência máxima (R_{Omin}) e $\omega_G t = \pi/2$, isto é,

$$L \leq \frac{R_{Omin}}{2f_S} \frac{(M-1)^2}{M^3} \left(\frac{Y_1(\alpha)}{\pi}\right).$$
(2.90)

Para se fazer a comparação com os demais modos, é necessário reescrever a expressão da indutância (2.89) em função da resistência de entrada R_e . Substituindo (2.26) em (2.89) e atribuindo a condição limite se obtém

$$L \leq \frac{R_{emin}}{\eta f_s} \frac{(M-1)^2}{M} \left(\frac{Y_1(\alpha)}{\pi}\right).$$
(2.91)

É importante notar em (2.91) que o valor da indutância depende do rendimento, η . Isto ocorre apenas para o MCD quase senoidal, em que o valor médio da corrente de entrada \bar{i}_{G} (2.83) depende também da tensão de saída (ou de *M*). Já nas três soluções senoidais anteriores, o valor médio da corrente de entrada \bar{i}_{G} depende apenas do valor R_{e} imposto pelo controle.

2.3.4.2 Esforços de corrente

A corrente de pico no MCD quase-senoidal ocorre sempre no centro do semi-ciclo da rede ($\omega_G t = \pi/2$), onde a tensão é máxima, isto é,

$$I_{Lpico} = \frac{V_G}{Lf_S} d .$$
(2.92)

Para potência máxima (2.71), a corrente de pico em (2.28) pode ser reescrita como

$$I_{Lpico} = \frac{R_{emin}I_{Gmáx}}{Lf_S}d$$
(2.93)

e, os esforços de corrente são dados por

$$\delta_{IMCDquase-senoidal} = \frac{R_{emin}}{Lf_S} d .$$
(2.94)

2.3.4.3 Volume do indutor

O volume equivalente do indutor é obtido substituindo (2.92) em (2.41).

$$\varepsilon_{L\max} = \frac{1}{2} \frac{R_{emin}^2 I_{Gmáx}^2}{L f_s^2} d^2$$
(2.95)

2.3.4.4 Limite do MCD quase-senoidal

A condição limite para o MCD quase-senoidal é estabelecida por:

$$L = \frac{R_{emin}}{\eta f_s} \frac{(M-1)^2}{M} \left(\frac{Y_1(\alpha)}{\pi}\right)$$
(2.96)

Que, normalizada por L_B em (2.47), é dada por

$$L_N^{MCDquase-senoidal} == \frac{2}{\eta} \frac{(M-1)^2}{M} \left(\frac{Y_1(\alpha)}{\pi}\right)$$
(2.97)

A razão cíclica d limite em (2.15), constante para o MCD, é dada por

$$d = 1 - \frac{1}{M} \tag{2.98}$$

Substituindo (2.95) e (2.97) em (2.82), se obtém a expressão da corrente média em função da amplitude da fundamental de corrente senoidal equivalente:

$$\bar{i}_{L}(t) = \eta \frac{I_{Gmax}}{2} \left(\frac{\pi}{Y_{1}(\alpha)} \right) \left(\frac{sen(\omega_{G}t)}{M - sen(\omega_{G}t)} \right)$$
(2.99)

O comportamento da corrente média no indutor em (2.98) é ilustrado na figura 2.9.

Repetindo o procedimento anterior para os esforços de corrente (2.93) chega-se a

$$\delta_{IMCDquase-senoidal} = \frac{\eta}{M-1} \left(\frac{\pi}{Y_1(\alpha)} \right).$$
(2.100)

A energia (ou volume equivalente) no indutor no limite do MCD quase-senoidal é obtida por substituição de (2.96) e (2.97) em (2.94):

$$\varepsilon_{L\max} = \eta \, \frac{P_{Gmax}}{f_S} \frac{1}{M} \left(\frac{\pi}{Y_1(\alpha)} \right), \tag{2.101}$$

e a energia do indutor é normalizada pela energia base ε_B fornecida por (2.53):

$$\varepsilon = 2\eta \frac{1}{M} \left(\frac{\pi}{Y_1(\alpha)} \right) \tag{2.102}$$

2.3.4.5 Fator de Potência e Distorção

Considerando os harmônicos de baixa ordem (até o 50°), as soluções senoidais apresentam uma taxa de DHT muito baixa, com fator de potência próximo da unidade. Por outro lado, a solução no MCD quase-senoidal apresenta um nível de distorção de corrente (baixos harmônicos) significativo, conforme se pode verificar na figura 2.9. O cálculo para o FP, considerando a freqüência de chaveamento (sem filtro de linha), é apresentado em (SIMONETTI, 1999) e é dado por

$$FP = \sqrt{\frac{3(1-\alpha)Y_1(\alpha)}{2\pi\alpha}} \quad . \tag{2.103}$$

onde, $Y_I(\alpha)$ é dado em (2.87). Considerando um filtro de linha do tipo LC de tal forma que os harmônicos de corrente de ordem mais elevada, devido à freqüência de chaveamento, sejam desprezados, o FP devido aos harmônicos de baixa freqüência foi calculado analiticamente em (LIU, 1989) por

$$FP = \frac{\sqrt{2}}{\sqrt{\pi}} \left[\frac{Y_1(\alpha)}{\sqrt{\alpha}\sqrt{Z_1(\alpha)}} \right],$$
(2.104)



Figura 2.9: Corrente média de entrada normalizada por I_G para operação no limite do MCD.

onde a função $Z_I(\alpha)$ foi apresentada em (POMILIO, 2000):

$$Z_{1}(\alpha) = \frac{2}{1-\alpha^{2}} + \frac{\pi}{\alpha} + \frac{2\alpha^{2}-1}{\alpha(1-\alpha^{2})} \frac{2}{\sqrt{1-\alpha^{2}}} \left[\frac{\pi}{2} + \tan^{-1}(\frac{\alpha}{\sqrt{1-\alpha^{2}}}) \right].$$
 (2.105)

Na Figura 2.10 são ilustradas as curvas do FP e da DHT para operação MCD em função da razão de transferência estática M para duas situações. Uma análise comparativa entre os diversos modos de operação é feita no final deste capítulo com a finalidade de se considerar também os retificadores *boost* intercalados, apresentados a seguir.

2.4 RETIFICADORES BOOST INTERCALADOS

Nas últimas décadas, é crescente o interesse em relação aos conversores de potência intercalados, que são compostos por várias células conectadas em paralelo (dividem a corrente de entrada) ou em série (dividem a tensão de entrada). Em ambos os casos, as células operam intercaladas na transferência de energia da rede para a carga. Neste caso, os sinais de controle das células são defasados entre si. Estas defasagens produzem uma redução significativa na ondulação de corrente, além de possibilitar melhoraria de: rendimento, robustez e densidade de potência; simplificação de projeto; fenômenos térmicos; redução de custo e aumento da banda-passante do sistema (CHAN, 1997; ANDRADE, 2004; BATCHAVAROV, 2002).

Neste trabalho são considerados os retificadores *boost* intercalados paralelo (figura 2.11) e série (figura 2.12), que operam com deslocamento de fase de 180° entre si, onde cada célula processa 50% da potência de saída. A opção com intercalamento paralelo é investigada para os quatro modos de operação, estudados na seção anterior, para o boost básico, isto é: MCC, MCCrít, MCD senoidal e MCD quase-senoidal. Já a opção com intercalamento série é



Figura 2.10: FP e DHT para boost operando no MCD quase-senoidal com e sem filtro de linha.

investigado para o modo de operação apresentado em (NABAE, 1994), no qual as chaves conduzem, alternadamente, por 50% do período de chaveamento.

2.4.1 Considerações sobre Intercalamento Paralelo

De uma forma geral, os retificadores intercalados paralelos dividem a corrente de entrada em partes iguais, o que reduz os esforços de corrente à metade dos esforços no retificador *boost* básico.

$$\delta_{Intercalado} = \frac{1}{2} \delta_{B\dot{a}sico}$$
(2.106)

Entre o BJT ("bipolar junction transistor"), o IGBT e o MOSFET, este último gera menores perdas de chaveamento, o que possibilita operação em freqüências de chaveamento elevadas (acima de 50 kHz). Supondo que seja usado o mesmo MOSFET para as versões básica e intercalada, as perdas por condução são dadas por:

$$P_{Qcond}\Big|_{Basico} = r_{DSon} i_{Qeficaz}^2$$
(2.107)

$$P_{Qcond}\Big|_{Intercalado} = r_{DSon} \left(\frac{i_{Qeficaz}^2}{4} + \frac{i_{Qeficaz}^2}{4}\right), \qquad (2.108)$$

de onde se pode concluir que, para baixa potência, com chaves idênticas, os retificadores intercalados apresentam redução de 50% nas perdas por condução.

$$P_{Qcond}\Big|_{Intercalado} = \frac{1}{2} P_{Qcond}\Big|_{Básico}$$
(2.109)



Figura 2.11: Retificador boost intercalado paralelo.



Figura 2.12: Retificador boost intercalado série.

A rigor, os retificadores intercalados paralelos não produzem redução da distorção harmônica, pois a forma de onda de corrente de entrada para harmônicos de baixa freqüência é a mesma em ambas as versões. Porém, os harmônicos de alta freqüência sofrem uma redução drástica, além de um deslocamento de f_S para $2f_S$, o que é convertido em redução de volume do filtro de linha.

Quanto ao volume dos indutores, a análise apresentada a seguir considera que os volumes das versões básicas são iguais ao volume total das versões intercaladas paralelas. Com isso, o melhoramento obtido com a técnica de intercalamento é totalmente convertido em redução do nível de ondulação de corrente de entrada, de fácil visualização. Porém, esta melhoria deve ser interpretada como um produto da redução de volume do indutor pela redução da ondulação de corrente e/ou, ainda, da redução da freqüência de chaveamento.

Outra característica do intercalamento paralelo é a possibilidade de se operar com módulos de potência (partições), o que resulta em uma maior robustez e numa diminuição de custo por watt processado.

2.4.2 Intercalamento Paralelo no MCC

A forma de onda da corrente de entrada para o retificador intercalado é dada pela soma das correntes dos indutores de cada célula. As correntes médias são idênticas, porém as ondulações de corrente em cada célula são defasadas de 180° num período de chaveamento (figura 2.13). Assim, as resistências equivalentes (relacionadas com as correntes médias de cada célula) são iguais, $R_{el,2}=2R_e$. Por outro lado, o intercalamento reduz a ondulação de corrente resultante, conforme se nota na figura 2.14. A ondulação pico-a-pico da corrente resultante para o MCC é descrita por duas expressões matemáticas (ANDRADE, 2004) normalizadas por I_G e válidas para d > 0,5 e d < 0,5.

$$\overline{\Delta}I_{GPP}(\omega_G t)\Big|_{d>0.5} = \left(1 - 2\frac{sen(\omega_G t)}{M}\right)sen(\omega_G t)$$
(2.110)

$$\overline{\Delta}I_{GPP}(\omega_G t)\Big|_{d<0.5} = \left(3 - 2\frac{sen(\omega_G t)}{M} - \frac{M}{sen(\omega_G t)}\right)sen(\omega_G t)$$
(2.111)

As expressões (2.110) e (2.111) são traçadas para diversos valores de M na figura 2.15. Podese observar uma relação de um para um entre a curva de ondulação de corrente na figura 2.15 para M=1,5 e a forma de onda da corrente de entrada na figura 2.14, também obtida para M=1,5.



Figura 2.13: Correntes dos indutores para o retificador *boost* intercalado no MCC.



Figura 2.14: Corrente de entrada para o retificador *boost* intercalado no **MCC**.



Figura 2.15: Ondulação da corrente de entrada para o retificador boost intercalado no MCC.

2.4.3 Intercalamento Paralelo no MCCrít

As correntes dos indutores e a corrente de entrada para o intercalamento no MCCrít são ilustradas nas figura 2.16 e 2.17 para M=1.5, respectivamente. As expressões da ondulação de corrente foram obtidas de forma análoga àquela empregada no MCC, sendo:

$$\overline{\Delta}I_{GPP}(\omega_{G}t)\Big|_{d\leq0.5} = sen(\omega_{G}t)\left(\frac{M-2sen(\omega_{G}t)}{M-sen(\omega_{G}t)}\right)\left(\frac{M-1}{M}\right).$$

$$\overline{\Delta}I_{GPP}(\omega_{G}t)\Big|_{d\geq0.5} = \left(2sen(\omega_{G}t)-M\right)\left(\frac{M-1}{M}\right).$$
(2.112)

As curvas de ondulação de corrente em (2.112) são traçadas, normalizadas, na figura 2.18 para diversos valores de *M*.



Figura 2.16: Correntes dos indutores para o retificador *boost* intercalado no **MCCrít**.

Figura 2.17: Corrente de entrada para o retificador *boost* intercalado no MCCrít.



Figura 2.18: Ondulação da corrente de entrada para o retificador boost intercalado no MCCrít..

2.4.4 Intercalamento Paralelo no MCD Senoidal

As correntes dos indutores e a corrente de entrada para o intercalamento no MCD senoidal são ilustradas nas figuras 2.19 e 2.20 para M=1.5, respectivamente. A ondulação pico-a-pico de corrente para o MCD senoidal é descrita por cinco expressões, com regiões de validade definidas pela razão cíclica d e pela razão de desmagnetização d_1 , definida pelo tempo de desmagnetização t_{desmag} em (2.8). Uma região é definida por d > 0,5 e quatro regiões são definidas por d < 0,5, sendo uma definida por $d+d_1 < 0,5$, e as três restantes são obtidas para $d+d_1 > 0$ e são definidas por $d > d_1, d_1 > d$ e $d_1 > 0,5$.

$$\overline{\Delta}I_{GPP}(\omega_G t)\Big|_{d>0.5} = \left(\frac{M}{M-1}\right) (M - 2sen(\omega_G t))d_1.$$
(2.113)

$$\overline{\Delta}I_{GPP}(\omega_G t)\Big|_{d+d_{1<0.5}} = \left(\frac{M}{M-1}\right) sen(\omega_G t)d. \qquad (2.114)$$

$$\overline{\Delta}I_{GPP}(\omega_G t)\Big|_{(0.5 < d+d1 < 1)e(d > d1)} = \left(\frac{M}{M-1}\right)sen(\omega_G t\left(\frac{1}{2} - d_1\right))$$
(2.115)

$$\overline{\Delta}I_{GPP}(\omega_G t)\Big|_{(0.5 < d+d1 < 1)ed > d1} = \left(\frac{M}{M-1}\right)\left(M - sen(\omega_G t)\right)\left(\frac{1}{2} - d\right)$$
(2.116)

$$\overline{\Delta}I_{GPP}(\omega_G t)\Big|_{(0.5 < d+d1 < 1)ed < d1} = \left(\frac{M}{M-1}\right)(2sen(\omega_G t) - M)d$$
(2.117)

Os valores de d (2.78) e d_1 (2.8) no limite do MCD senoidal são dados por:

$$d = d_{LimiteMCDsenoidal} = \frac{1}{M} \sqrt{(M-1)(M-sen(\omega_G t))}$$
(2.118)

$$d_1 = d \frac{sen(\omega_G t)}{M - sen(\omega_G t)}$$
(2.119)

Substituindo (2.118) e (2.119) nas equações (2.113)-(2.117), obtêm-se as curvas de ondulação de corrente de entrada para o MCD senoidal, traçadas na figura 2.21.



Figura 2.19: Correntes dos indutores para o retificador *boost* intercalado no MCD senoidal.



Figura 2.20: Corrente de entrada para o retificador *boost* intercalado no MCD senoidal.



Figura 2.21: Ondulação da corrente de entrada para o retificador boost intercalado no MCD senoidal.

2.4.5 Intercalamento Paralelo no MCD Quase-Senoidal

As correntes dos indutores e a corrente de entrada para o intercalamento no MCD quase-senoidal são ilustradas nas figuras 2.22 e 2.23 para M=1,5, respectivamente.

O procedimento para determinar a ondulação de corrente de entrada para o MCD quase-senoidal é análogo ao desenvolvido para o MCD senoidal. Onde a razão cíclica *d* para o limite do MCD quase-senoidal, obtida em (2.97), dada por

$$d = d_{LimiteMCDquase-senoidal} = 1 - \frac{1}{M}, \qquad (2.120)$$

é substituída nas expressões (2.113)-(2.117) e (2.119). As curvas de ondulação de corrente obtidas são traçadas na figura 2.24, para alguns valores de M.



Figura 2.22: Correntes dos indutores para o retificador *boost* intercalado no MCD quase-senoidal.



Figura 2.23: Corrente de entrada para o retificador *boost* intercalado no MCD quase-senoidal.



Figura 2.24: Ondulação da corrente de entrada para o retificador boost intercalado no MCD quase-senoidal.

2.4.6 Retificador Boost Intercalado em Série

Diferentemente do que ocorre no intercalamento paralelo, em que a corrente de entrada é dividida entre as células, no intercalamento em série, a tensão de entrada é dividida (em partes iguais) entre as células, de forma que a transferência de energia ocorre alternadamente de cada subdivisão da rede para a carga.

O retificador intercalado com duas células apresentado na figura 2.25 foi proposto em (NABAE, 1994), analisado para os MCCrít e MCD em (TAO, 2000; LEE, 2000) e comparado ao retificador *boost* intercalado paralelo em (TEODORESCU, 2001). Nesse circuito, cada célula processa 50% da energia entregue ao retificador. Os capacitores C1 e C2 atuam como divisores de tensão e as células são compostas pelos indutores L1 e L2 e as chaves S1 e S2, que operam à freqüência de chaveamento constante e cada chave conduz por metade do período de chaveamento. A figura 2.26 ilustra as correntes dos indutores (superpostas) e a figura 2.27 ilustra a corrente de entrada.

2.4.6.1 Funcionamento

Uma vez que a tensão de rede e as tensões dos capacitores são consideradas constantes num período de chaveamento, a potência entregue pela rede é igual à soma das



Figura 2.25: Retificador boost intercalado série.



Figura 2.26: Corrente de entrada do retificador *boost* intercalado série para *M*=1.5.



Figura 2.27: Correntes dos indutores do retificador *boost* intercalado série para *M*=1.5.
potências entregues às células pelos capacitores,

$$i_G v_G = i_{L1} v_{C1} + i_{L2} v_{C2} , \qquad (2.121)$$

que, considerando v_{C1} e v_{C2} iguais a $v_G/2$, pode ser reescrita como

$$i_G = \frac{i_{L1} + i_{L2}}{2} \,. \tag{2.122}$$

O funcionamento do retificador *boost* intercalado série é composto de quatro estados, ilustrados na figura 2.28(a), e definidos pelos estados das chaves e pelas correntes, ilustrados na figura 2.28(b), num período de chaveamento:



Figura 2.28: Retificador boost intercalado série. (a) estados de chaveamento e (b) formas de onda relevantes.

(b)

2

 $d_{Desmag}T_S$

3

4

Estados

1

 T_s

6

4

 dT_s

Estado 1 (magnetização de L₁): no final do estado a corrente atinge o valor de pico, dado por:

$$I_{L1pico}(t) = \frac{(v_G/2)}{L_1 f_S} \frac{1}{2}$$
(2.123)

Estado 2 (desmagnetização de L_1 e magnetização de L_2): a duração deste estado é definida pelo tempo de desmagnetização de L_1 , adaptado de (2.8) e dado por

$$d_{1Desmag} = \frac{1}{2} \frac{v_G/2}{E - v_G/2} = \frac{1}{2} \left[\frac{sen(\omega_G t)}{2M - sen(\omega_G t)} \right].$$
 (2.124)

Estado 3 (magnetização de L_2): no final do estado a corrente atinge o valor de pico (2.123).

Estado 4 (Desmagnetização de L_2 e magnetização de L_1): com a mesma duração do estado 1. Nos estados 1 e 3 a corrente na carga é suprida pelo capacitor de saída.

Da figura 2.28(b) se pode ver que as células *boost* operam no MCD quase senoidal com razões cíclicas constantes e iguais a 0,5, e tensões de entrada iguais a $v_G/2$. Aplicando estas condições na expressão da corrente média dos indutores para um período de chaveamento (2.82), se obtém

$$\bar{i}_{L1,2}(\omega_G t) = \frac{V_G sen(\omega_G t)}{16Lf_S} \frac{1}{\left[1 - \frac{1}{2M}sen(\omega_G t)\right]}.$$
(2.125)

A Figura 2.29 ilustra uma comparação entre os desempenhos do *boost* básico e do *boost* intercalado série, ambos operando no MCD quase senoidal. Tanto o FP quanto a taxa de DHT foram bastante melhorados com a topologia intercalada série. Isso não acontece com a topologia intercalada paralela, que mantém o FP e a DHT do *boost* básico.



Figura 2.29: FP e taxa de DHT para o retificador *boost* básico no MCD quase-senoidal e o retificador *boost* intercalado série.

2.4.6.2 Indutâncias

O valor de $L_{1,2}$ é calculado por adaptação de (2.86) para o caso do *boost* intercalado série. Considerando-se que a tensão de entrada em cada célula é a metade da tensão da rede e que a corrente de saída, devida a cada célula, é a metade da corrente na carga:

$$\frac{I_o}{2} = \frac{(V_G/2)}{2Lf_s} \frac{1}{4} \left(\frac{Y_1(\alpha/2)}{\pi} \right),$$
(2.126)

onde $Y_1(\alpha/2)$ é dado em (2.88). Explicitando *L*, considerando $I_0 = \frac{\eta}{2M}I_G$, em (2.126) para a máxima potência (R_{emin}), chega-se a

$$L = \frac{R_{emin}}{4\eta f_s} M\left(\frac{Y_1(\alpha/2)}{\pi}\right), \qquad (2.127)$$

que, normalizada em relação a L_B , é dada por

$$L = \frac{M}{2\eta} \left(\frac{Y_I(\alpha/2)}{\pi} \right).$$
(2.128)

2.4.6.3 Esforços de Corrente

A corrente de pico, no período da rede, ocorre no centro do semi-ciclo ($\omega_G t = \pi/2$). Substituindo (2.126) em (2.122), a corrente de pico dos indutores é obtida:

$$I_{L1pico} = I_{Gmáx} \frac{\eta}{M} \left(\frac{\pi}{Y_1(\alpha/2)} \right)$$
(2.129)

A expressão dos esforços de corrente é dada por

$$\delta_I = \frac{\eta}{M} \left(\frac{\pi}{Y_1(\alpha/2)} \right) \,. \tag{2.130}$$

2.4.6.4 Volume dos Indutores

O volume equivalente dos indutores pode ser estimado pela máxima energia armazenada nestes:

$$\varepsilon_{max} = 2 \left(\frac{1}{2} L_{1,2} I_{L1pico}^2 \right)$$
(2.131)

Substituindo (2.126) e (2.128) em (2.130) chega-se a

$$\varepsilon_{max} = \eta \, \frac{P_{Gmax}}{2f_S M} \left(\frac{\pi}{Y_1(\alpha/2)} \right), \tag{2.132}$$

que, normalizada por ε_B , é dada por

$$\varepsilon_{max} = \frac{\eta}{M} \left(\frac{\pi}{Y_1(\alpha/2)} \right). \tag{2.133}$$

2.4.6.5 Ondulação da Corrente de Entrada

Aplicando (2.121) às ondulações pico-a-pico de corrente nos indutores, ΔI_{L1} e ΔI_{L2} , têm-se,

$$\Delta I_{GPP}(t) = \frac{1}{2} \left(\Delta I_{L1}(t) + \Delta I_{L2}(t) \right).$$
(2.134)

Com base na forma de onda de corrente de entrada ilustrada na figura 2.28(b), se obtém a ondulação da corrente da rede, dada por

$$\Delta I_{GPP} = \frac{V_G}{2L_{1,2}f_s} \left(M - sen(\omega_G t) \right) d_{Desmag}$$
(2.135)

Substituindo (2.126) e (2.123) em (2.135) se obtém

$$\Delta I_{GPP} = \eta \frac{I_{Gmax}}{M} \left(\frac{\pi}{Y_1(\alpha/2)} \right) \frac{\left(M - sen(\omega_G t)\right)}{\left(2M - sen(\omega_G t)\right)} sen(\omega_G t)$$
(2.136)

A figura 2.30 ilustra a ondulação pico-a-pico de corrente.

2.4.6.6 Considerações de Projeto

Os capacitores de entrada são do tipo bipolar (ou *ca*) e, no desenvolvimento teórico, suas tensões são consideradas metade da tensão de rede. Porém, devido ao regime de corrente a que são submetidos, estas tensões apresentam ondulações na freqüência de chaveamento e, para capacitâncias muito baixas, o nível de ondulação pode descaracterizar completamente o



Figura 2.30: Ondulação pico-a-pico de corrente de entrada do retificador boost intercalado série para M=1.5.



Figura 2.31: Corrente de entrada e tensão em cada capacitor divisor de tensão $C_{1,2}$ para o retificador *boost* intercalado série.

funcionamento do circuito. Por outro lado, se forem utilizadas capacitâncias maiores, o divisor de tensão de rede melhora, porém capacitores *ca* maiores são caros e volumosos e afetam o FP, que fica muito capacitivo. Normalmente a escolha destes capacitores guarda um compromisso entre custo, volume, FP e nível de ondulação.

2.5 ANÁLISE COMPARATIVA

É necessário estabelecer algumas condições na análise comparativa entre os quatro modos de operação do retificador *boost* básico, estudados na primeira parte deste capítulo. Assim, as expressões são obtidas para potência de entrada máxima ($P_{Gmáx}$) e para uma mesma freqüência de chaveamento f_S . A comparação é feita com base nos esforços de corrente, no volume do indutor e nas perdas de potência. Também, é considerada a operação com variações de potência de entrada, representada pela dinâmica de carga ρ , definida em (2.11). Na tabela 2.1 tem-se as expressões (normalizadas) para as indutâncias, os esforços de corrente e os volumes dos indutores de cada modo de operação, obtidas neste capítulo.

2.5.1 Indutâncias e Esforços de Corrente

Na figura 2.32 são traçadas as curvas de indutâncias (tabela 2.1), onde o MCD quase-senoidal apresenta a menor indutância, as indutâncias do MCCrít e do MCD senoidal são iguais e um pouco maiores do que a indutância no MCD quase-senoidal. Todas as indutâncias foram obtidas para potência máxima (no limite de cada modo), exceto para a indutância do MCC, que é calculada para a potência mínima (2.36) e que, por isso, depende fortemente da dinâmica da carga.

Na figura 2.33 são ilustrados os esforços de corrente (tabela 2.1) para rendimento η unitário. Nota-se que, embora o valor da indutância no MCD quase-senoidal seja a menor, os esforços de corrente para este modo são os mais elevados. Pode-se observar também que, para M maior que 1,5, os esforços no MCD senoidal valem 2 e, para M menor que 1,5, os esforços de corrente são maiores que 2, só superados pelos do MCD quase-senoidal. Por fim, embora o valor da indutância no MCC seja o mais alto (principalmente para dinâmicas de potências ρ crescentes), os esforços de corrente, para a potência máxima, diminuem com o aumento da indutância.

Modo de operação	Indutâncias (p.u.)	Esforços de corrente (p.u.)	Volume dos indutores (p.u.)
МСС	$L_N = \rho$	$\delta_{I} = \left[I + \frac{l}{\rho} \left(I - \frac{l}{M} \right) \right]$	$\varepsilon_{N} = \rho \left[1 + \frac{1}{\rho} \left(1 - \frac{1}{M} \right) \right]^{2}$
MCCrít	$L_N = \left(I - \frac{l}{M}\right)$	$\delta_I = 2$	$\varepsilon_N = 4 \left(l - \frac{l}{M} \right)$
MCD senoidal	$L_N = \left(I - \frac{1}{M}\right)$	$\delta_{I}\Big _{M \le l.5} = \frac{4}{3\sqrt{3}} \sqrt{\frac{M^{3}}{M-l}}$ $\delta_{I}\Big _{M \ge l.5} = 2$	$\varepsilon_{N}\Big _{M \le l.5} = \frac{l6}{27}M^{2}$ $\varepsilon_{N}\Big _{M \ge l.5} = 4\left(l - \frac{l}{M}\right)$
MCD quase-senoidal	$L_N = \frac{2(M-l)^2 Y_l(\alpha)}{\eta \pi M}$	$\delta_I = \frac{\eta \pi}{(M-1)Y_I(\alpha)}$	$\varepsilon_{N} = \frac{2\eta\pi}{MY_{I}(\alpha)}$

Tabela 2.1: Expressões normalizadas para os modos de operação.



Figura 2.32: Indutâncias normalizadas para os diversos modos de operação.



Figura 2.33: Esforços de corrente normalizados δ para os diversos modos de operação.

2.5.2 Volume do Indutor

Uma vez definido o tipo de núcleo para confecção dos indutores, a energia máxima, além da qual o indutor satura, é diretamente proporcional ao volume do núcleo. Esta consideração pode ser feita porque os indutores *boost* são de indutâncias pequenas (dimensionados pela freqüência de chaveamento e não pela freqüência da rede) e o volume do enrolamento pode ser desprezado frente ao volume do núcleo (QIAO, 2002). Na figura 2.34 são traçadas as curvas dos volumes dos indutores, obtidas da tabela 2.1 para rendimento η unitário. Onde, o cruzamento dos volumes do indutor no MCC com o indutor no MCDquase-senoidal ocorre em *M*=1,942 e ε = 2,205, e o cruzamento dos volumes do MCD senoidal com o MCD quase-senoidal ocorre em *M*=1,13 e ε =0,757. Considerando, inicialmente, o caso de operação a potência fixa (ρ = 1 p.u.), pode-se concluir da figura 2.34 que os volumes dos indutores para todos os modos de operação com potência variável ($\rho > 1$ p.u.) o volume do indutor do MCC aumenta, muito embora, conforme se vê na figura 2.33, isso resulta numa diminuição dos esforços e da ondulação (EMI) de corrente.

2.5.3 Perdas

Algumas considerações acerca das perdas de potência no retificador *boost* são feitas, aqui, de forma qualitativa. Três tipos de perdas são considerados: perdas por chaveamento (perdas por comutação da chave S e recuperação reversa no diodo D) e perdas de condução.

As perdas por condução estão relacionadas com os esforços de corrente, figura 2.33, de forma que o MCC é o que possui as menores perdas por condução, enquanto o MCD quase-senoidal



Figura 2.34: Volume dos indutores normalizados para os diversos modos de operação.

é o que apresenta as maiores perdas, seguido pelo MCD senoidal e o MCCrít. Outro aspecto importante é que esforços de corrente maiores impõem o uso de chaves mais caras.

As perdas por comutação estão relacionadas com o tipo de comutação nas transições saturação-corte e corte-saturação, sendo a segunda associada às perdas de recuperação reversa do diodo, que são bastante significativas. Os MCD e MCCrít resultam em operação sem perdas de comutação na transição corte-saturação, que ocorre a corrente nula, e, por isso, não apresentam perdas de recuperação reversa no diodo. Por outro lado, no MCC, a chave S comuta com corrente não nula e, por isso, apresenta as maiores perdas por chaveamento.

O quanto cada tipo de perda, por condução e por comutação, pesa no rendimento final do retificador vai depender basicamente da freqüência de chaveamento e da chave utilizada. Chaves muito rápidas como, por exemplo, o MOSFET, apresentam baixas perdas por comutação. Porém, as perdas por recuperação reversa, onde ocorre um elevado surto de corrente de descarga do capacitor de saída C através da chave, estão mais relacionadas com a velocidade do diodo D, não importando muito a velocidade da chave S. Dessa forma, para suavizar os problemas de recuperação reversa no MCC, é necessário o uso de diodos rápidos, normalmente de custo elevado. Outra possibilidade é adotar circuitos auxiliares de comutação suave (IRVING, 2000). Além disso, as estratégias de controle no MCC usam sensor de corrente e um indutor com maior volume, o que se agrava para operação com potência variável (figura 2.34).

2.5.4 Controle

Além do volume do indutor e dos esforços de corrente, a largura máxima (mínima) dos pulsos de acionamento da chave, dados por dT_s , vai definir aplicabilidade da estratégia frente à freqüência de chaveamento e à velocidade da chave (MOSFET) e dos circuitos de acionamento (*drivers*) empregados. Tais exigências apresentam-se como dificuldades quando do projeto e implementação do circuito de acionamento. A figura 2.35 ilustra os comportamentos das razões cíclicas *d* ao longo do semi-ciclo da rede, para cada modo de operação, para *M* igual a 1.1 e 3. Pode-se observar que: para os MCC e MCCrít é necessário gerar pulsos t_{OFF} muito estreitos ($d \approx 1$) para qualquer valor de *M*; as estratégias no MCD só apresentam pulsos t_{ON} muito estreitos ($d \approx 0$) para *M* próximo da unidade. Além disso, o sensor e a malha de controle de corrente, presentes apenas no MCC, são relevantes no custo.

2.5.5 Análise Comparativa entre os Retificadores Intercalados

A análise comparativa entre os retificadores intercalados é feita para potência de operação constante e são consideradas as seguintes características: esforços de corrente; volume do indutor; ondulação de corrente e perdas de potência. Os retificadores intercalados paralelos reduzem à metade tanto os esforços de corrente (2.106) quanto as perdas por condução na chave S (2.109), considerando-se um mesmo volume total de indutores.

2.5.5.1 Esforços de Corrente

Os esforços de corrente para os retificadores *boost* intercalados são apresentados na figura 2.36. Os esforços do caso retificador intercalado série são dados por (2.130), enquanto os dos retificadores intercalados paralelos foram obtidos por aplicação de (2.105) na figura 2.33.

Dos resultados apresentados na figura 2.36 conclui-se que, para operação à potência constante, o retificador intercalado série é o que apresenta os maiores esforços de corrente, aproximadamente 3 vezes o do paralelo, o que resulta em maiores perdas de condução.

As perdas por comutação nos retificadores intercalados paralelos não mudam significativamente em relação aos retificadores boost básicos correspondentes. Porém, como os esforços de corrente no retificador *boost* intercalado série são os maiores, as perdas por comutação também são as maiores, exceto se comparadas à operação no MCC.

2.5.5.2 Volumes dos Indutores

Os volumes totais dos dois indutores dos retificadores intercalados paralelos,



 $\varepsilon_{Intercalados} = 2\left(\frac{l}{2}L_{Intercalados}\delta_{Intercalado}^{2}I_{Gmáx}^{2}\right), \qquad (2.137)$

Figura 2.35: Comportamento do razão cíclica d para todos os modos de operação.

são mantidos iguais àqueles dos retificadores boost básicos correspondentes, dados por

$$\varepsilon_{Basico} = \frac{1}{2} L_{Basico} \delta_{Basico}^2 I_{Gmax}^2 .$$
(2.138)

Considerando que os esforços de corrente nos retificadores intercalados são a metade daquele básico (2.105) e que $\varepsilon_{Intercalado} = \varepsilon_{Básico}$, tem-se,

$$L_{Intercalados} = 2L_{Básico}, \qquad (2.139)$$

No caso do retificador *boost* intercalado série, o volume dos indutores é dado em (2.132). Na figura 2.37 são traçadas as curvas dos volumes dos indutores dos retificadores intercalados paralelo e série. Para potência constante, o retificador *boost* intercalado série apresenta o volume de indutor maior do que os volumes dos retificadores *boost* intercalados paralelos (maior que o dobro para *M* próximos de 1).



Figura 2.36: Esforços de corrente para os diversos modos de operação.



Figura 2.37: Retificadores intercalados série e paralelos. Volume dos indutores para os diversos modos de operação, normalizados.

2.5.5.2 Ondulação de Corrente

Entre os quatro modos de operação estudados para o retificador *boost* básico, o que apresenta a menor ondulação de corrente é o MCC. Assim, com a finalidade de se obter uma figura de mérito para as soluções com intercalamento, o desempenho de cada retificador intercalado será comparado com o desempenho do retificador *boost* básico operando no MCC.

Uma das vantagens mais visíveis dos retificadores intercalados é a drástica redução da ondulação de corrente, figuras 2.38 e 2.39, e a freqüência da ondulação resultante de $2f_S$. Tal redução se traduz em duas possibilidades: (1) redução do volume do indutor no caso de se manter a ondulação do retificador básico; (2) redução da freqüência de chaveamento no caso de se manter o mesmo volume e a mesma ondulação do retificador básico. Como, normalmente, os transistores MOS operam em altas freqüências, é preferível se optar por redução de volume do indutor e/ou redução da ondulação da corrente de entrada (EMI). Na figura 2.40 são apresentadas as ondulações para o retificador *boost* básico no MCC, e para o retificador intercalado série. O nível de ondulação de corrente para o retificador intercalado série é comparável àquele para o MCC. Porém, a freqüência da ondulação no retificador intercalado série vale $2f_S$.

Na figura 2.41, são apresentadas as envoltórias de ondulação de corrente para os diversos modos de operação, obtidas na seção anterior. O modo MCC intercalado, embora apresente a melhor redução de ondulação de corrente, figura 2.41 (b), necessita de indutores com maior volume, produz mais perdas de potência e necessita de dois sensores de corrente.

O modo MCD senoidal intercalado apresenta um menor volume de indutores (figura 3.28), baixas perdas e, embora a ondulação de corrente nestes casos seja altas para $M \approx$ 1, como ilustrado na figura 3.27 (a), a freqüência de ondulação de corrente é o dobro.

A escolha de se operar no modo MCD senoidal ou no MCC vai depender do volume do filtro de entrada frente à relação entre os volumes dos dois indutores calculados para cada opção. A diferença entre estes volumes pode ser repassada para o filtro EMI (filtro LC de entrada). Por fim a opção MCD senoidal não requer uso de sensores de corrente, o que reduz os custos do conversor.

O modo MCCrít intercalado apresenta um reduzido volume de indutores (figura 3.28), baixas perdas e, embora a ondulação de corrente nestes casos sejam altas, a freqüência de ondulação de corrente é o dobro. A escolha desta opção, levando-se em conta que a freqüência de operação é variável, é mais apropriada para aplicação com dinâmica de carga reduzida.





Figura 2.38: Retificadores Básicos: (a) MCC; (b) MCCrít; (c) MCD senoidal; (d) MCD quase- senoidal.

Figura 2.39: Retificadores Intercalados: (a) MCC; (b) MCCrít; (c) MCD senoidal; (d) MCD quasesenoidal.



Figura 2.40: Ondulação de corrente para os retificadores: (a) intercalado série e (b) boost básico no MCC.



Figura 2.41: Ondulação de corrente de entrada: (a) MCC simples; (b) MCC intercalado; (c) MCCrít intercalado; (d) MCD senoidal intercalado; (e) MCD quase-senoidal intercalado; (f) Intercalado série.

2.5.6 Projeto do Conversor Boost

Com a finalidade de verificar as expressões estudadas e estabelecer parâmetros da topologia para o restante deste trabalho, são feitas especificações de projetos para operação com carga variável, tabela 2.2, que são comumente adotados na prática (SIMONETTI, 1996). Os resultados obtidos são apresentados na tabela 2.3, onde se conclui que a variação de freqüência no MCCrít (de 50 kHz a 6,8 MHz) o torna proibitivo. O MCC apresenta o menor pico de corrente, não significativo frente às demais opções; neste caso a corrente de pico não é determinante. Uma desvantagem na opção MCC é o volume impraticável de indutor. Tal volume, além de impraticável, torna a entrada do conversor muito lenta, impossibilitando o rastreamento da corrente de entrada senoidal na medida em que aumenta a potência processada. Assim, as opções MCC e MCCrít são descartadas frente às especificações da tabela 2.3.

Restam as opções MCD senoidal e MCD quase-senoidal. A principal desvantagem destes modos são os esforços de corrente. Como resultado, há um nível elevado de harmônicos de alta freqüência, o que exige o uso de filtro de linha, com dimensões consideráveis. Já o MCD quase-senoidal, apesar de possuir o menor volume de indutor, apresenta picos de corrente mais elevados que o MCD senoidal e um menor fator de potência.

Tensão de rede, v_G , (60 Hz)	$85-260 V_{RMS}$
Tensão de saída, <i>E</i>	400 V
Potência máxima de entrada, $P_{Gmáx}$	500 W
Potência mínima de entrada, P_{Gmin}	50 W
Freqüência de chaveamento, f_S	50 kHz
Máxima transferência estática, $M_{máx}$	$3,33 (V_{Gmin} = 85 V_{RMS})$
Mínima transferência estática, M_{min}	1,08 (V_{Gmin} = 260 V _{RMS})

Tabela 2.2: Especificações de projeto para carga variável.

Tabela 2.3: Resultados para carga variável e rendimento unitário.

v_G :85 a 260 V _{RMS} (60 Hz); $E = 400$ V ($M = 1,08$ a 3,33); $P_O = 50$ a 500 W							
	Indutância (µH)	Pico de corrente (A)	Energia do indutor (mJ)	f_{S} (kHz)			
MCC	13720	14,14	1370	50			
MCCrít	101	16,64	13,98	50 a 6800			
MCD senoidal	101	16,64	13,98	50			
MCD quase-senoidal	53,6	17,64	8,34	50			

v_G :120V _{RMS} (60Hz); <i>E</i> =255 V (<i>M</i> =1.5); P_O =150 W; f_S =50 kHz.							
	Indutância	Pico de	Energia do	Freqüência de			
	(µH)	corrente (A)	indutor (mJ)	chaveamento (kHz)			
MCC	850	2.66	3	50			
MCCrít	285,3	4	2,282	50 a 150			
MCD senoidal	285,3	4	2,282	50			
MCD quase-senoidal	231,3	4,94	2,822	50			

Tabela 2.4: Resultados para carga fixa e rendimento unitário.

Para aplicações de baixa potência, em que as dimensões, as perdas e o custo do circuito são priorizados em detrimento do FP e do nível de EMI, o MCD quase-senoidal pode ser apropriado.

De qualquer forma, fica patente a dificuldade de se operar com dinâmica de carga elevada quando se utiliza exclusivamente um modo de operação.

Especificações e resultados para carga fixa são apresentados na tabela 2.4. As opções MCCrít e MCD senoidal apresentam o menor volume do indutor. Porém a opção MCD senoidal opera com freqüência de chaveamento constante, o que elege esta opção frente à opção MCCrít. A opção MCC apresenta o menor pico de corrente. Como as chaves são projetadas para potências baixas, o pico de corrente pode não ser um fator determinante. Por isso, as perdas por chaveamento e as dimensões do circuito são priorizadas. Desta forma, o MCD senoidal seria a opção adotada. Note-se, ainda, que a opção MCC exigiria o uso de um sensor de corrente, não necessário na opção MCD senoidal.

2.6 CONCLUSÕES

Este capítulo foi dedicado ao estudo do retificador *boost* unidirecional monofásico e ao estudo dos retificadores *boost* intercalados paralelos e série. Foram consideradas as perdas de potência, os esforços de corrente, o volume do indutor, a distorção da corrente de entrada e o nível de emissão eletromagnética, representado pelo valor pico-a-pico da ondulação de corrente.

As opções no MCD apresentaram os maiores níveis de ondulação de corrente com picos intensos. Porém, se de um lado, a opção MCC apresenta as menores perdas de condução e as maiores perdas de chaveamento, por outro lado, as demais opções apresentam perdas de chaveamento muito baixas. Então, basicamente, a escolha do modo de condução deve

considerar tanto a freqüência de chaveamento quanto o nível de corrente, além dos esforços de corrente permitidos.

Quanto ao volume total do indutor *boost*, o estudo mostrou que, para carga constante, as opções MCD nem sempre apresentam os menores volumes e que a versão com intercalamento série apresentou o maior volume devido aos esforços de corrente, que são os maiores entre os retificadores estudados.

Na análise comparativa entre cinco opções de retificadores intercalados, a operação no MCC apresentou os menores níveis de ondulação de corrente (4 vezes menor que o *boost* básico no MCC), seguido pela opção de operação no MCCrít, com esforços de corrente limitados à unidade. Uma importante vantagem dos retificadores intercalados é que, mantendo o volume dos indutores, a redução da ondulação de corrente de rede, obtida por intercalamento, só seria obtida por filtros LC muito volumosos, o que piora o tempo de resposta do sistema.

Por outro lado, para carga variável, a opção no MCC pode se tornar impraticável devido ao aumento do volume do indutor, necessário para manter o MCC com potência mínima. Já a opção no MCCrít pode se tornar impraticável devido ao aumento da freqüência de chaveamento, necessário para operar com potência mínima. Por fim, a dinâmica de carga no MCD não apresenta problemas de volume do indutor. Porém, as perdas de condução e os altos esforços de corrente são fatores limitantes desse modo.

A opção de intercalamento produziu uma redução significativa da ondulação de corrente de rede, o que permite o uso de células com indutores menores, tornando o sistema mais rápido e menos volumoso. Além disso, os esforços de corrente, bem como as perdas de condução, são bastante reduzidos. O estudo mostrou que, mesmo para o MCD, a técnica de intercalamento produziu uma forma de onda de corrente de entrada aceitável e no modo de condução contínua.

3 TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* UNIDIRECIONAL MONOFÁSICO

3.1 INTRODUÇÃO

O retificador *boost* básico, figura 2.1, comporta várias opções de controle de corrente (ROSSETTO, 1994), entre as quais se podem mencionar técnicas tradicionais como controle pela corrente de pico, controle por histerese de corrente e controle pela corrente média (CANESIN, 1996; ZHOU, 1992; NOON, 1997). Tais técnicas utilizam multiplicadores analógicos para produzir a referência de corrente necessária para a correção de fator de potência. Além disto, as duas primeiras técnicas introduzem distorções na corrente de entrada, enquanto a última requer uma investigação da natureza não-linear do conversor para o projeto do controlador e um tratamento mais acurado do controle de corrente.

A técnica de controle de um ciclo (CUC), apresentada em (SMEDLEY, 1995; LAI, 1997), tem se mostrado muito apropriada para correção de fator de potência pois, além de eliminar algumas desvantagens apresentadas na maioria das técnicas, apresenta operação com fator de potência próximo da unidade, imunidade a ruído e não usa multiplicadores analógicos nem sensor para a tensão de rede retificada (CHAN, 2002; HUA, 2003).

Este capítulo apresenta um estudo da técnica CUC para retificadores *boost*, realizado em duas partes. Inicialmente, é apresentado um resumo das estratégias CUC existentes (BENTO, 2006) e, em seguida, é proposta uma melhoria para a estratégia CUC no MCC. A seção propõe ainda uma nova estratégia CUC para operação no MCCrít que opera sem sensor de corrente de entrada nem sensor de tensão de entrada. Na segunda parte do capítulo é proposto um controlador híbrido que opera entre os MCC e MCD num semi-ciclo da rede. A principal vantagem de se operar suavemente entre os dois modos é a possibilidade de redução do volume da indutância *boost*, principalmente em operação com potência variável.

3.2 PRINCÍPIO DA TÉCNICA CUC

Os conversores chaveados são intrinsecamente não-lineares. Assim, o melhor desempenho normalmente é obtido com técnicas de controle não-lineares. A técnica de Controle de Um Ciclo é não-linear. Nesta técnica, a relação entre a razão cíclica d e a variável de controle v_m , bem como a relação entra a corrente de entrada I_G e d, são ambas não-lineares. Porém, a relação entre v_m e I_G é linear.

62 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* UNIDIRECIONAL MONOFÁSICO

No esquema de controle clássico, ilustrado na figura 3.1, a variável de controle v_m obtida na saída do regulador de tensão de barramento R_E determina a amplitude da corrente de referência e a tensão de entrada determina a fase de referência (obtida do sensor de tensão). A fase é então multiplicada pela amplitude para gerar a corrente de referência, rastreada pelo regulador de corrente R_C . Uma vez definida a corrente de referência, o regulador de corrente normalmente é projetado para ser linear, com base na função de transferência (na freqüência) do conversor.

Com a técnica CUC, o retificador opera como um emulador de resistência, que impõe uma relação linear, R_e , entre a tensão de entrada, v_G , e a corrente de entrada, i_G , através de uma equação característica do conversor. A principal característica da técnica CUC é que o controle é feito através da modulação da amplitude da portadora (triangular) e não da variável controlada (corrente), que é o caso das técnicas de controle clássicas. O esquema para a estratégia CUC é ilustrado na figura 3.2, onde a variável de controle v_m , obtida na saída do regulador de tensão de barramento R_E , determina a amplitude da corrente de referência I^* e a fase de corrente é obtida naturalmente através do princípio de seguidor de tensão aplicado, de forma conveniente, a um período de chaveamento.

3.3 A TÉCNICA CUC PARA O RETIFCADOR BOOST NO MCC

A técnica CUC é empregada no controle do retificador *boost* operando tanto no MCC como no MCD. No primeiro caso, o controle pode ser feito pela corrente média no indutor, no diodo ou na chave; pela corrente de pico ou de vale no indutor. Inicialmente é apresentada a metodologia para a concepção de uma estratégia baseada na técnica CUC.



Figura 3.1: Esquema para controle clássico com malha e referência de corrente



Figura 3.2: Esquema para estratégia de controle de um ciclo pela corrente média.

A estratégia de controle pela corrente média no indutor é concebida para ilustrar a metodologia e serve como base para obtenção das estratégias pela corrente média no diodo ou na chave e das estratégias pela corrente instantânea.

A análise e síntese da técnica CUC para o retificador *boost* no MCC é feita com base na função de transferência de tensão num período de chaveamento T_s , dada por

$$|v_G| = (1 - d)E, (3.1)$$

onde, para $f_S \gg f_G$, a tensão da rede retificada $|v_G|$ e a tensão de saída *E* são consideradas constantes num período de chaveamento. Considerando uma resistência pura R_e na entrada do conversor, a expressão (3.1) pode ser reescrita como:

$$R_{e}\bar{i}_{L} = (1-d)E, \qquad (3.2)$$

onde \bar{i}_L , obtida por retificação da corrente de entrada, é a corrente média do indutor num período de chaveamento. Assumindo que o sensor (processador) de corrente possui resistência de saída dada por R_S , o sinal de corrente é representada por tensão, denotada por v_S , isto é

$$v_s = R_s \bar{i}_L \,. \tag{3.3}$$

Considerando (3.3), a expressão (3.2) pode ser reescrita como

$$R_{S}\bar{i}_{L} = (1-d)v_{m}, \qquad (3.4)$$

onde v_m é a tensão de controle de malha aberta, dada por

$$v_m = R_s \frac{E}{R_e} \tag{3.5}$$

$$v_m = \left(\frac{R_s}{V_G}\right) I_G E \,. \tag{3.6}$$

Para tensão de rede v_G fixa, v_m impõe o produto da corrente de entrada (I_G) pela tensão de saída E. Por outro lado, uma relação entre I_G e E pode ser obtida do equilíbrio das potências de entrada e de saída.

$$\eta \frac{V_G I_G}{2} = \frac{E^2}{R_o}$$
(3.7)

Substituindo (3.7) em (3.6), a tensão de saída E, em função da variável de controle v_m para operação em malha aberta é obtida.

$$E = \sqrt[3]{\eta \frac{V_G^2 v_m R_O}{2R_S}}$$
(3.8)

Assim, a definição do ponto de operação $\{I_G, E\}$ vai depender da resistência de saída R_O .

Para malha fechada, v_m é obtida no regulador de tensão de saída R_E , o que invalida a expressão (3.5). A figura 3.3 ilustra o diagrama de controle para a estratégia CUC pela corrente média no indutor para o MCC.

3.3.1 Estratégia CUC com Processamento Analógico

O valor da razão cíclica d é determinado analogicamente através das evoluções dos sinais de corrente $\bar{i}_L(t)$ e da portadora com amplitude modulada $v_C(t)$, ilustradas na figura 3.4. A razão cíclica d é determinada analogicamente pelo cruzamento da curva de corrente com a curva da portadora. A figura 3.5 ilustra o circuito comparador que determina o nível lógico do sinal q para acionamento da chave S. Assim, partindo do início do período de chaveamento T_S , a função que realiza a portadora é dada por

$$v_C(t) = (1 - \frac{t}{T_s})v_m.$$
 (3.9)



Figura 3.3: Diagrama de controle para a estratégia CUC pela corrente média do indutor.



Figura 3.4: Determinação analógica da razão cíclica *d*. com a técnica CUC para o retificador boost básico, operando no MCC com controle pela corrente média do indutor.

3.3.1.1 Realização da Portadora Dente-de-serra

Uma vez que a tensão de controle v_m pode ser considerada constante num período de chaveamento, a realização analógica da curva (3.9) pode ser feita através de um integrador e um somador, conforme ilustra a figura 3.6, que possui a função de transferência dada por

$$v_C(t) = (1 - \frac{t}{R_1 C_1}) v_m \,. \tag{3.10}$$

Comparando as expressões (3.9) e (3.10) se obtém o valor da constante RC do integrador,

$$R_1 C_1 = T_s \,. \tag{3.11}$$

O capacitor C_1 é descarregado bruscamente pela chave Sw_1 no final de cada período de chaveamento. Para se obter freqüência de chaveamento constante, a descarga é feita com pulsos de clock muito estreitos.

3.3.1.2 Processamento da Corrente do Indutor

A amostra de corrente pode ser obtida por acoplamento direto, através de um resistor R_x de baixo valor ($\approx 0,1 \Omega$) no retorno da corrente de entrada, conforme mostrado na figura 3.7, ou com transformador de corrente (LEM), que representa um aumento de custo.



Figura 3.5: Comparador PWM para determinação da razão cíclica d.



Figura 3.6: Esquemas para realizações do gerador de portadora rampa invertida (1-d).



Figura 3.7: Resistor R_X para amostra de corrente com acoplamento direto.

66 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* UNIDIRECIONAL MONOFÁSICO

Porém, como o *boost* básico normalmente é usado em aplicações sensíveis ao custo, o esquema com transformador de corrente é preterido àquele com acoplamento direto. Já para os retificadores bidirecionais, apresentados nos capítulos seguintes, que operam com potências mais elevadas, a amostra de corrente é colhida em ramo(s) com potencial flutuante, o sensor deve ter isolação, o que justifica o uso de transformadores de corrente.

Por outro lado, o valor da corrente média num período de chaveamento é constante e pode ser obtido por integração da corrente ou por filtro passa-baixa. No primeiro caso, a integração da corrente do indutor deve acontecer em todo o período de chaveamento e o valor médio obtido no período anterior é amostrado no período atual. O esquema proposto por (RAJAGOPALAN, 1999) utiliza dois integradores, figura 3.8. Assim, enquanto um integrador amostra o valor médio da corrente, obtido no período anterior, o outro integrador processa a corrente para amostrar no período seguinte. A corrente média do indutor é dada por

$$\bar{i}_{L} = \frac{1}{T_{s}} \int_{T_{s}} i_{L}(t) dt .$$
(3.12)

E a função de transferência de cada integrador é dada por

$$v_{saida} = -\frac{1}{RC} \int_{T_s} v_{entrada} dt .$$
(3.13)

A entrada de cada integrador é obtida da amostra de corrente v_x e a tensão na saída, que representa a corrente média no indutor, deve obedecer a (3.3):



Figura 3.8: Esquema para processamento de corrente média de entrada por integração (RAJAGOPALAN, 1999).

$$R_{S}\bar{i}_{L} = -\frac{1}{RC} \int_{T_{S}} (-R_{x}i_{L}(t))dt$$
(3.14)

Assim, combinado (3.12) com (3.14), a constante de tempo R_1C_1 dos integradores é obtida.

$$R_1 C_1 = \frac{R_x}{R_s} T_s \,. \tag{3.15}$$

No circuito da figura 3.8, os pulsos de controle clock 0, clock 1 e clock 2 são obtidos a partir da linha de clock (pulsos muito estreitos), de um flip-flop e duas portas lógicas. O pulso clock 0 alterna as funções de amostrar e integrar entre os dois integradores. Os pulsos clock 1 e clock 2 promovem as descargas de C_1 e C_2 ao final de cada período de chaveamento.

O filtro passa-baixa de primeira ordem, apresentado na figura 3.9, é uma alternativa que simplifica a obtenção da corrente media de entrada. A relação $-R_2/R_1$ define o ganho *cc* do circuito, cuja tensão v_X na entrada do filtro, figura 3.7, vale $-R_x i_L$, e a tensão de saída v_S , dada em (3.3), vale $R_s \bar{i}_L$. Relacionando as tensões de entrada e saída pelo ganho do filtro tem-se

$$\frac{R_2}{R_1} = \frac{R_S}{R_x}$$
(3.16)

e o capacitor C_2 em paralelo com R_2 realiza a função de passa-baixa, com freqüência de corte f_C especificada:

$$C_2 = \frac{1}{2\pi f_C R_2}.$$
 (3.17)

Normalmente se adota f_C 50 vezes maior que a freqüência da rede f_G (BARBI, 1995).

3.3.2 Estratégia CUC com Processamento Digital

A razão cíclica d obtida em (3.2) é válida para o período de chaveamento atual e pode ser calculada diretamente:

$$d = 1 - \frac{\overline{i_L R_e}}{E}, \qquad (3.18)$$

onde a resistência R_e é imposta em função da potência de entrada, as amostras de corrente \bar{i}_L e



Figura 3.9: Filtro passa-baixa de primeira ordem para obtenção da corrente média de entrada.

de tensão do barramento *E*, obtidas por sensores, são amostradas via conversores A/D no início do período de chaveamento. Para operação em malha aberta, a tensão de saída *E* depende da potência de entrada, da eficiência do conversor η e da resistência de saída R_O ,

$$\eta P_G = \frac{E^2}{R_O} \,. \tag{3.19}$$

Substituindo (3.19) em (3.18) chega-se à expressão da razão cíclica em função das variáveis externas do retificador, dada por

$$d = 1 - \frac{R_e}{\sqrt{\eta P_G R_O}} \bar{i}_L \,. \tag{3.20}$$

Uma vez estabelecida a tensão de entrada V_G , impor R_e é equivalente a impor a potência de entrada P_G ,

$$P_G = \frac{V_G^2}{2R_e}.$$
 (3.21)

Assim, substituindo (3.21) em (3.20), a razão cíclica d pode ser reescrita em função das variáveis externas do circuito:

$$d = 1 - \left(\frac{2}{V_G^2} \sqrt{\frac{P_G}{\eta R_O}}\right) \bar{i}_L.$$
(3.22)

Definida a resistência de carga R_O , a tensão de rede V_G e o rendimento do conversor η , a expressão (3.22) permite o controle digital para operação em malha aberta. Dessa forma, pode-se impor uma potência de entrada P_G através da realimentação da corrente do indutor \bar{i}_L e da expressão (3.22).

3.3.3 Estabilidade das Estratégias CUC

Estabilidade é a propriedade pela qual um sistema retorna ao estado de equilíbrio após sofrer uma perturbação (FERREIRA, 1975). Um estudo da estabilidade dos conversores chaveados com controle não-linear usando o método de Poincaré, também conhecido como método da perturbação (BENERJEE, 2001), é uma ferramenta efetiva para análise da dinâmica de sistemas não-lineares. Um resumo da aplicação deste método em conversores chaveados é apresentado em (SMEDLEY, 2002). Nesse estudo, a estabilidade do sistema foi investigada através do comportamento da razão cíclica *d*, obtido a partir das formas de onda que determinam *d*. Assim, a condição de estabilidade e a velocidade de convergência podem ser calculados.

3.3.3.1 Estabilidade

A figura 3.10 ilustra uma condição de transitório de corrente, onde a tensão de saída *E*, com constante de tempo muito maior que o período de chaveamento, é considerada constante. A linha sólida representa a corrente instantânea no indutor i_L e, a linha pontilhada representa a corrente de referência i_{L2}^* imposta por v_{m2}^* . Durante o intervalo de condução da chave (t_{ON}), a derivada de corrente do indutor s_I é positiva e vale

$$s_1 = \frac{v_G}{Lf_S} \,. \tag{3.23}$$

E, durante o intervalo de bloqueio da chave (t_{OFF}) a derivada é negativa s_2 .

$$s_2 = -\frac{E - v_G}{L f_s}.$$
(3.24)

Por fim, a portadora v_C (3.10) possui uma derivada s_C negativa, dada por

$$s_C = -\frac{E}{R_e}.$$
(3.25)

Equalizando os dois caminhos de v_{m2} até o valor de vale da corrente do indutor (traço sólido) envolvendo d_0 e d_1 , tem-se

$$s_C d_0 T_S + s_2 (1 - d_0) T_S = (s_C - s_1) d_1 T_S, \qquad (3.26)$$

resultado que pode ser rearranjado para mapear a razão cíclica do segundo período a partir da razão cíclica do primeiro período, após o transitório de v_m :

$$d_1 = \frac{s_2}{s_C - s_1} + \frac{s_C - s_2}{s_C - s_1} d_0.$$
(3.27)



Figura 3.10: Condição de transitório imposto pela tensão de controle v_m .

De forma análoga, pode-se mapear o *n*-ésimo período pelo (n-1)-ésimo período. De forma que o mapeamento pode ser descrito por uma expressão do tipo $d_{n+1} = f(d_n)$. O transitório de d_0 , d_1 , até d_n pode ser escrito como

$$d_n = (1 - s_d^n) d^* + s_d^n d_0, (3.28)$$

onde s_d é a derivada da expressão (3.287) em relação a d,

$$s_d = \frac{d}{dt} f(d) = \frac{s_C - s_2}{s_C - s_1}.$$
(3.29)

 d^* é o ponto de equilíbrio, e pode ser obtido de (3.29), fazendo $f(d^*) = d^*$, o que resulta em

$$d^* = \frac{s_2}{s_2 - s_1}.$$
 (3.30)

Substituindo os valores das derivadas para o retificador *boost* (3.23) e (3.24) em (3.30) se obtém a razão cíclica no equilíbrio d^* , também obtido pela caracterização do MCC em (2.19):

$$d^* = 1 - \frac{v_G}{E}.$$
 (3.31)

A estabilidade e a velocidade de convergência do conversor podem ser completamente caracterizadas pela derivada s_d . Assim, se após *n* períodos de chaveamento, a razão cíclica *d* convergir para o equilíbrio d^* , o sistema é estável. Na expressão (3.30) esta condição é satisfeita por

$$\left|s_{d}\right| < 1. \tag{3.32}$$

Nos limites da condição de a convergência de (3.32) tem-se:

Para $s_d = 1$ tem-se $s_1 = s_2$, ou seja, a corrente no indutor é plana. E, para $s_d > 1$ temse $s_2 > s_1$, ou seja, a corrente no indutor cresce durante o bloqueio mais do que durante a condução da chave S (figura 2.1). Ambas as condições são impossíveis para operação de transferência de energia da rede para a carga. Dessa forma, o sistema (*boost*) não apresenta instabilidade no extremo superior da faixa definida em (3.32), isto é

$$s_d < 1 \tag{3.33}$$

para quaisquer condições de operação.

Para $s_d > -1$ a condição de convergência é dada por

$$2s_C < s_2 - s_1. \tag{3.34}$$

Substituindo (3.23)-(3.25) na expressão (3.34) chega-se a

$$L > \frac{R_e}{2f_s} = L_{\rm lim}.$$
(3.35)

O resultado em (3.345) é muito conveniente, pois o valor mínimo da indutância que garante a estabilidade total é também o valor limite (mínimo) da indutância para operação no MCC obtido em (2.36).

3.3.3.2 Velocidade de Convergência

A velocidade de convergência do sistema vai depender do valor absoluto de s_d no intervalo (3.32). Assim, para s_d igual a zero, o sistema converge para o ponto de equilíbrio em um período de chaveamento. Para s_d negativo a convergência se dá com oscilação subharmônica ($f_s/2$) amortecida. E, para s_d positiva a convergência ocorre sem oscilações. É importante frizar que a velocidade de convergência só depende do valor absoluto de s_d . O estudo da velocidade de convergência é feito com base na expressão (3.29) ou (3.28) que relaciona a derivada s_d com o número de interações *n* necessárias para que o sistema cumpra parte do transitório. Na figura 3.11, o número de ciclos *n* necessários para que o valor da perturbação caia a 36% (uma constante de tempo) e a 5% do valor inicial.

O estudo da velocidade de convergência para o retificador *boost* no MCC é feito substituindo os valores das derivadas (3.23)-(3.25) em (3.29):

$$s_{d} = \frac{E\left(L\frac{f_{s}}{R_{e}} - 1\right) + v_{G}}{EL\frac{f_{s}}{R_{e}} + v_{G}}$$
(3.36)

Para simplificar a visualização, na expressão (3.36) são atribuídos valores para a indutância L referenciados ao valor limite (3.35), denotado por L_{limite} . A figura 3.12 ilustra o



Figura 3.11: Duração do transitório n (em ciclos de chaveamento) em função da magnitude da derivada s_{d} .

comportamento da derivada s_d para alguns valores de L e M. Os valores considerados de M foram 1,1, 1,5 e 3, que são valores característicos para tensão de entrada universal, 110/220 V com barramento fixo. Para cada valor M foram aplicados valores para a indutância dados por L_{limite} , $2L_{limite}$, $5L_{limite}$ e um valor ótimo de L, com o qual o valor absoluto de s_d num período da rede é mínimo.

Pode-se notar que, para indutâncias muito acima do valor limite, a derivada s_d se aproxima de um e, segundo a figura 3.12, o sistema converge lentamente. Para a indutância limite, a convergência nas extremidades do semi-ciclo vai para -1, o que produz convergência lenta com sub-harmônico. Isto pode ser interpretado como uma conseqüência da operação no limite do MCC na passagem por zero da corrente de entrada. Qualquer transitório de corrente leva o retificador à operação no MCD, o que descaracteriza a função de transferência no MCC (3.2), gerando oscilações no valor da razão cíclica.

A velocidade de convergência da razão cíclica depende, em última análise, do valor absoluto de s_d . Para M igual a 1,1, 1,5 ou 3, a maior velocidade de convergência ocorre para as indutâncias 1,46 L_{limite} , 1,7 L_{limite} e 1,8 L_{limite} , respectivamente. A figura 3.13 ilustra a velocidade de convergência para o retificador boost no MCC ao longo de um semi-ciclo da rede. O número de períodos de chaveamento n necessários para que o valor da perturbação caia a 36% (uma constante de tempo) e a 5% do valor inicial. Pode-se notar que, dependendo de M, o sistema pode convergir em um, dois ou três ciclos de chaveamento.

3.3.4 Estratégias CUC pelas Correntes Médias na Chave e no Diodo

As Estratégias CUC pela corrente média da chave ou do diodo são obtidas diretamente por substituição de (3.24) em (2.22) e (2.23), respectivamente:

$$R_{s}\bar{i}_{o} = (1-d)dv_{m} \tag{3.37}$$

$$R_S \bar{i}_D = d_{OFF}^2 v_m \tag{3.38}$$

onde $d_{OFF} = (1-d)$ denota o intervalo de bloqueio da chave. Em ambos os casos, a corrente média é obtida por integração. Assim, para se obter a corrente média na chave, a corrente instantânea na chave deve ser integrada durante o intervalo de condução da chave (t_{ON}),

$$\bar{i}_{Q} = \frac{1}{T_{S}} \int_{t_{QN}} i_{Q}(t) dt \,.$$
(3.39)

Da mesma forma, para se obter a corrente média no diodo, a corrente instantânea no diodo

deve ser integrada durante o intervalo de bloqueio da chave (t_{OFF}), e o controle pela corrente no diodo leva a uma estratégia CUC com controle de t_{OFF} .



$$\bar{i}_{D} = \frac{1}{T_{S}} \int_{t_{OFF}} i_{D}(t) dt .$$
(3.40)

Figura 3.12: Comportamento da derivada s_d num semi-ciclo da rede: (a) M=1.1; (b) M=1.5 e (c) M=3. O L_{limite} é definido em (3.35).

Figura 3.13: Redução da perturbação a 5% (curva superior) e a 36% (curva inferior) do valor inicial. (a) $M=1.1 \text{ e } L=1.46L_{limte}$; (b) $M=1.5 \text{ e } L=1.7L_{limte}$; (c) M=3 e $L=1.8L_{limte}$. O L_{limite} é definido em (3.35).

74 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* UNIDIRECIONAL MONOFÁSICO

Nas figuras 3.14 e 3.15 são apresentados os diagramas de controle para as estratégias CUC pela corrente média na chave e no diodo, o controle habilita a integração apenas durante t_{ON} ou t_{OFF} , respectivamente. A portadora para o controle pela corrente média na chave é uma parábola invertida com valor máximo no centro do período de chaveamento (d=0.5) igual a $v_m/4$ e, a portadora para o controle pela corrente média no diodo é uma quadrática com valor máximo dado por v_m , no final do período de chaveamento.

Os esquemas (analógicos) para as estratégias CUC pelas correntes médias no indutor, na chave e no diodo são ilustrados na figura 3.16. Nessa figura, as constantes de tempo dos integradores de corrente são iguais àquela obtida em (3.15) e as constantes de tempo das portadoras são obtidas por comparação das leis de controle em (3.37) e (3.38) com as funções de transferência para os geradores de parábola e de quadrática, dadas por



Figura 3.14: Esquema para controle de um ciclo pela corrente média na chave.



Figura 3.15: Esquema para controle de um ciclo pela corrente média no diodo.







Figura 3.16: Esquemas para as estratégias CUC pela corrente média: (a) no indutor; (b) na chave e (b) no diodo.

76 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* UNIDIRECIONAL MONOFÁSICO

$$v_C = \left(1 - \frac{t}{2R_1C_1}\right) \left(\frac{t}{R_2C_2}\right) v_m \tag{3.41}$$

$$v_C = \frac{t^2}{2R_1 C_1 R_2 C_2} v_m, \qquad (3.42)$$

respectivamente. Assim, as constantes de tempo para o gerador de parábola são dadas por

$$R_1 C_1 = \frac{T_s}{2}$$
(3.43)

e

$$R_2 C_2 = T_s \,. \tag{3.44}$$

E, as constantes de tempo para o gerador de quadrática são dadas por

$$R_1 C_1 R_2 C_2 = \frac{L}{R_e} T_s \,. \tag{3.45}$$

3.3.5 Estratégias CUC pela Corrente Instantânea

A corrente de pico na chave i_{Qpico} é dada pela corrente média no indutor mais o valor de pico da ondulação de corrente (na freqüência de chaveamento) no final do intervalo de condução t_{ON} ,

$$i_{Qpico} = \bar{i}_L + \frac{1}{2} \Delta I_{PP}. \qquad (3.46)$$

Substituindo (3.2) e (2.9) em (3.46) chega-se a

$$i_{Qpico} = \frac{E}{R_e} (1-d) + \frac{E}{2Lf_s} (1-d)d.$$
(3.47)

Simplificando a expressão (3.47) se obtém

$$R_{S}i_{Qpico} = v_{m}(1-d) + v_{n}(1-d)d , \qquad (3.48)$$

onde v_m é definido em (3.5) e $v_n = ER_s / (2Lf_s)$. Assim, o controle pela corrente de pico é realizado pelo controlador da corrente média somado a um fator de compensação da ondulação de corrente, dado pelo último termo em (3.48).

De forma análoga, a corrente instantânea mínima no diodo i_{Dmin} é dada pela corrente média no indutor menos o valor de pico da ondulação de corrente,

$$R_{S}i_{D\min} = v_{m}d_{OFF} - v_{n}(1 - d_{OFF})d_{OFF}.$$
(3.49)

Assim, o controle pela corrente de vale é realizado pelo controlador da corrente média somado a um fator de compensação da ondulação de corrente, dado pelo último termo em

(3.49). Os diagramas de controle para as estratégias de controle CUC pelas correntes instantâneas são apresentados na figura 3.17. As portadoras controladas por v_m (dente de serra) e v_n (parábola invertida) podem ser geradas pelos circuitos das figuras 3.6 e 3.16(b), respectivamente. Neste caso, a constante de tempo para o gerador dente de serra é dada por (3.11) e as constantes de tempo da portadora de compensação (parábola) são dadas por (3.43) e (3.44).

As estratégias CUC pelas correntes médias ou instantâneas na chave e no diodo não possibilitam realização digital. Pois os conversores A/D não têm velocidade suficiente para





Figura 3.17: Diagramas de controle para as estratégias CUC pela corrente instantânea. (a) pela corrente de pico na chave (b) pela corrente mínima no diodo.

amostrar continuamente as correntes. Por não terem sido examinadas possibilidades de implementação digital, estas estratégias foram consideradas como primordialmente analógicas, neste trabalho.

3.4 A TÉCNICA CUC PARA O RETIFCADOR BOOST NO MCD

A lei de controle para realização desta estratégia, apresentada em (LAI, 1997), é obtida substituindo i_G por v_G/Re na expressão do valor médio da corrente de entrada em (2.33),:

$$(E - v_G) = E \frac{R_e}{2Lf_S} d^2,$$
 (3.50)

ou, simplificando,

$$(E - v_G) = v_{mm} d^2. (3.51)$$

Onde, para diferenciar do MCC, v_{mm} é a tensão de controle para o MCD:

$$v_{mm} = E \frac{R_e}{2Lf_s}.$$
(3.52)

O lado esquerdo da lei de controle (3.51) pode ser diretamente realizado por um amplificador diferencial e, o lado direito pode ser realizado por um duplo integrador como aquele mostrado na figura 3.16(c) e cuja função de transferência de tensão é dada por

$$v_C = \frac{t^2}{2R_1 C_1 R_2 C_2} v_{mm}$$
(3.53)

Igualando (3.50) a (3.53) chega-se a

$$\frac{1}{R_1 C_1 R_2 C_2} = \frac{R_e}{L T_s}.$$
(3.54)

O diagrama de controle e o esquema para realização analógica da estratégia CUC no MCD são apresentados na figura 3.18.

3.4.1 ESTABILIDADE

A principal característica do MCD é que a razão cíclica de um período não depende daquela do período anterior. Isto se traduz no fato de a comutação corte-saturação na chave ocorrer a corrente nula. Ou seja, a corrente do indutor não possui memória e seu valor médio, num período de chaveamento, pode ser completamente definido pela razão cíclica neste período e o controlador não precisa de sensor de corrente. Dessa forma, as estratégias no MDC e no MCCrít, proposta na próxima seção, são estáveis e apresentam convergência em um período de chaveamento (*dead-beat*).

3.4.2 ESTRATÉGIAS CUC PROPOSTAS

Esta seção é dedicada à síntese de duas estratégias CUC, uma para operação no MCCrít, que opera à freqüência de chaveamento variável, e outra no MCD com controle pela corrente média de entrada, que opera com sensor de corrente. Além destas estratégias, é apresentado um esquema para realização da estratégia CUC no MCC, que apresenta algumas melhorias com relação àquela estudada na seção anterior. Em seguida, são apresentados os controladores CUC para os retificadores *boost* intercalado paralelo, obtidos diretamente das três estratégias apresentadas nesta seção. Por fim, é apresentada uma estratégia CUC para controle do retificador *boost* intercalado série, que opera à freqüência de chaveamento variável.

3.4.3 Esquema Proposto para Estratégia CUC no MCC

O controlador para o MCC pela corrente média do indutor, apresentado na seção anterior, tem a velocidade de convergência efetiva calculada pelas condições de operação e pelos parâmetros do circuito, conforme ilustrado nas figuras 3.12 e 3.13, somadas ao atraso produzido pelo processamento da corrente. No caso do processamento da corrente média por integração, o atraso é de um período de chaveamento e o filtro possui um número relativamente grande de componentes. No caso de processamento com filtro passa-baixa de primeira ordem, apresentado na figura 3.9, o atraso vai depender da freqüência de corte adotada (constante RC) e, na medida em que diminui a distância entre as freqüências da rede e de chaveamento, o filtro apresenta problemas de atenuação da componente de alta freqüência.

Neste trabalho é proposta uma solução simples e eficiente, com base no circuito da figura 3.19, para contornar os inconvenientes apresentados acima. A idéia é modificar o processamento para obtenção da corrente média do indutor. Para isso, o processamento de corrente é realizado por um integrador simples, ilustrado na figura 3.19. O período de integração da corrente no indutor começa no instante de abertura da chave S (transição saturação-corte) e se estende pelos períodos de bloqueio (t_{OFF}) e de condução (t_{ON}). No final de t_{ON} , a transição saturação-corte é usada para zerar o integrador de corrente. O pulso para zerar o integrador é obtido da transição 1-0 da saída Q do flip-flop FF1 através de um conformador de pulsos. A largura deste pulso deve ser suficiente para descarregar o capacitor

inteiramente antes de iniciar um novo ciclo de integração. No pequeno intervalo, necessário para zerar o integrador, a corrente não é integrada e isso pode introduzir distorção no valor da corrente média obtido.

Com esta estratégia, a integração da corrente é feita no mesmo período de decisão de t_{ON} , com isso se consegue eliminar o atraso de um período de chaveamento, apresentado pelo esquema com dois integradores na figura 3.16. Além de melhorar a velocidade de convergência do controlador e apresentar reduzido número de componentes, o processamento de corrente é imune a ruídos. Para evitar decisões errôneas, a portadora é habilitada somente durante o intervalo t_{ON} . Conforme ocorre em várias estratégias CUC apresentadas aqui, esta estratégia é de realização primordialmente analógica, pois o processo de comparação entre a portadora e a integral da corrente se dá continuamente num período de chaveamento.





Figura 3.18: Estratégia CUC no MCD (LAI, 1997): (a) diagramas de controle e (b) realização analógica.
3.4.4 Estratégia CUC Proposta para o MCCrít

A operação no MCCrít ocorre a freqüência de chaveamento variável e tempo de condução fixo, onde a variação de freqüência garante uma corrente de entrada senoidal e o tempo de condução define a potência (a amplitude da corrente) de entrada. Assim, a estratégia de controle proposta é realizada por dois integradores simples, um para determinar o período de chaveamento e outro para determinar o tempo de condução em função da potência. No capítulo 2 foi obtida a expressão da freqüência de chaveamento, dada por

$$f_s = \frac{R_e}{2L} \left(1 - \frac{v_G}{E} \right). \tag{3.55}$$



*i*₁ + Q E ι_0 E_{ref} DRIVER q q S_1 С R v_m QQ s R R Clock C_5

(b)

Figura 3.19: Esquema proposto para a estratégia CUC pela corrente média de entrada no MCC. (a) diagrama de controle e (b) circuito analógico.

Reescrevendo (3.55) em função do período de chaveamento T_S se obtém

$$v_m = R_s (E - v_G) \frac{T_s}{2L},$$
 (3.56)

Embora a estratégia CUC no MCCrít não trabalhe com sensor de corrente, a resistência R_S é mantida em (3.56) com a finalidade de se processar o controle com variáveis de tensão. Este resultado define a lei de controle para determinação de T_S , onde o lado direito da igualdade é realizado por um integrador com ganho $R_S/2L$ e entrada ($E-v_G$). O lado esquerdo da igualdade representa a tensão de controle v_m definida em (3.6) para operação em malha aberta ou obtida na saída do regulador de tensão do barramento. Assim, o circuito analógico deve obedecer à



(a) i_o O E DRIVER K_v E_{ref} Q Q C_3 S. C_3 V_{CH} v_m v_{a} R E R (b)

Figura 3.20: Estratégia CUC para operação no MCCrít. (a) diagrama de controle e (b) realização analógica.

seguinte expressão:

$$v_m = \left(E - v_G\right) \frac{R_S}{2L} t \tag{3.57}$$

Quando, na evolução da curva do integrador, se verificar a igualdade em (3.57), significando que *t* atingiu o valor T_S , um comparador de tensão dispara a linha de *set* de um flip-flop para ligar a saída Q deste e promover o acionamento da chave S.

Da mesma forma, a expressão para o tempo de condução da chave t_{ON} tem-se

$$t_{ON} = \frac{2L}{R_e}.$$
(3.58)

Multiplicando ambos os lados de (3.58) por $R_S E$ se obtém a lei para determinação de t_{ON} .

$$v_m = R_S E \frac{T_{ON}}{2L} \,. \tag{3.59}$$

O circuito analógico para realização da lei em (3.59) deve obedecer à seguinte expressão:

$$v_m = E \frac{R_s}{2L} t \tag{3.60}$$

Cuja realização é igual àquela obtida para determinar o período de chaveamento em (3.57). Quando o nível de tensão da saída do integrador atingir a igualdade em (3.60), um comparador de tensão dispara a linha de *reset* do flip-flop FF1 promovendo o bloqueio da chave, o que define o tempo de condução. Para que a estratégia funcione é necessário zerar os dois integradores ao final do período de chaveamento. O sinal para este fim é obtido na saída Q do FF1 através de um conformador de pulsos. O diagrama de controle e o esquema completo para realização da estratégia de CUC no MCCrít é ilustrado na figura 3.20.

3.4.5 Estratégia CUC Proposta para o MCD

As estratégias CUC para MCC e MCCrít apresentam tensão de controle dadas por

$$v_m = R_s \frac{E}{R_e} \tag{3.61}$$

ou

$$v_m = \left[R_S \frac{E}{V_G} \right] I_G, \tag{3.62}$$

que, para tensões de entrada e de saída constantes, se traduz num controle direto da potência de entrada. Por outro lado, a tensão de controle v_{mm} para a estratégia CUC no MCD (LAI, 1997) é dada por

$$v_{mm} = \frac{E}{2Lf_S} R_e, \qquad (3.63)$$

ou

$$v_{mm} = \left\lfloor \frac{EV_G}{2Lf_S} \right\rfloor \frac{1}{I_G} \,. \tag{3.64}$$

Ou seja, v_{mm} é inversamente proporcional à corrente de entrada.

A seguir é proposta uma estratégia CUC para operação no MCD com sensor de corrente de entrada, o que resulta numa relação direta entre a potência de entrada e a variável de controle. A lei de controle para a estratégia proposta, que opera com sensor de corrente, é





Figura 3.21: Estratégia CUC para operação no MCD proposta. (a) diagrama de controle e (b) circuito analógico.

obtida substituindo v_G por $R_e i_G \,$ em (3.50), o que resulta em

$$R_{s}\bar{i}_{L} = v_{m} - v_{n}d^{2}, \qquad (3.65)$$

onde v_n é a tensão de compensação dos parâmetros do circuito $L, f_S \in E$,

$$v_n = R_s \frac{E}{2Lf_s}, \qquad (3.66)$$

e v_m é a tensão de controle definida em (3.6). O diagrama de controle e o esquema para realização da estratégia CUC proposta para o MCD são apresentados na figura 3.21, cujas principais formas de onda são apresentadas na figura 3.22.

3.4.6 Esquemas CUC para Retificadores Boost Intercalados paralelos

As estratégias CUC para a versão *boost* intercalado paralelo, figura 3.23, são adaptações das estratégias CUC para o retificador simples. Nesta adaptação as portadoras são defasadas de 180° entre si através de pulsos de clock para os modos de operação a freqüência constante, i.e., MCC e MCD senoidal. Os esquemas CUC para os retificadores *boost* intercalados paralelos no MCD e no MCC são ilustrados na figuras 3.24 e 3.25, respectivamente.



Figura 3.22: Formas de onda representativas para a estratégia CUC alternativa para o MCD (de cima para baixo): (a) corrente do indutor i_L (0.5 A/div); (b) pulsos de clock (5V/div); (c) portadora v_C (0.2V/div); (d) saída do integrador de corrente do indutor v_I (0.2 V/div); e (e) saída q do controlador (5V/div). hor.: 20 us/div.



Figura 3.23: Retificador boost intercalado paralelo.

O esquema para realização da estratégia CUC no MCCrít é ilustrado na figura 3.26. A defasagem entre as células é realizada por divisores de tensão. Assim, o disparo do flip-flop 2, através do comparador entre v_{CH} e $v_m/2$, é feito a meio curso do disparo do flip-flop 1,



Figura 3.24: Estratégia CUC no MCD senoidal para o retificador boost intercalado paralelo.



Figura 3.25: Estratégia CUC no MCC para o retificador boost intercalado paralelo.



Figura 3.26: Estratégia CUC no MCCrít para o retificador boost intercalado paralelo.

através do comparador entre v_{CH} e v_m . O controle de t_{ON} é sincronizado pelo controle de T_S , através da saída complementar \overline{Q} de cada flip-flop. Esta estratégia é apropriada para intercalamento com muitas células (ISHI, 1998; BATCHAVAROV, 2002; TOMIOCA, 2005).

3.4.7 Estratégia CUC para o Retificador Boost Intercalado Série

Uma limitação do retificador intercalado série apresentado no capítulo anterior é que a razão cíclica é igual a 0,5 e, com isso, não se pode aplicar modulação PWM para controlar o fluxo de energia e/ou a forma de onda da corrente média de entrada. Neste caso, a modulação em freqüência pode ser usada para tais finalidades. Dessa forma, mantendo-se a razão cíclica igual a 0.5, pode-se variar a freqüência de chaveamento para que o retificador opere com potência variável e com fator de potência próximo de um.

Inicialmente é realizado o controle do fator de potência com a técnica de controle de um ciclo para emular uma resistência pura na entrada do retificador. Substituindo i_G por v_G/Re na expressão da corrente média no período de chaveamento (2.125) se obtém a lei de controle da freqüência de chaveamento, para uma resistência na entrada R_e :

$$E - \frac{v_G}{2} = \frac{ER_e}{16L} T_s$$
(3.67)

A freqüência de chaveamento, obtida de (3.67), é dada por

$$f_S = \frac{R_e}{16L} \frac{E}{\left(E - \frac{v_G}{2}\right)}.$$
(3.68)

Reescrevendo (3.67) em função do período de chaveamento se obtém

$$E - \frac{v_G}{2} = v_m \,\frac{R_{emin}}{8L} T_S, \qquad (3.69)$$

onde v_m é a tensão de controle, dada, neste caso, por

$$v_m = E \frac{R_e}{R_{emin}} \tag{3.70}$$

para operação em malha aberta, ou obtida na saída do regulador de tensão do barramento.

A realização analógica da estratégia deve obedecer a seguinte expressão:

$$\left(E - \frac{v_G}{2}\right) = v_m \frac{R_{emin}}{16L} \frac{t}{2}$$
(3.71)

O lado esquerdo pode ser realizado por um amplificador diferencial e o lado direito realizado por um integrador simples. A constante de tempo é obtida por comparação de (3.71) com (3.13), e vale

$$\frac{1}{RC} = \frac{R_{emin}}{32L}.$$
(3.72)

A lei de controle (3.71) foi modificada por conveniência, para

$$\left(E - \frac{v_G}{2}\right) = -v_m \left(\frac{R_{emin}}{32L}\right)t, \qquad (3.73)$$

cujo digrama de controle é apresentado na figura 3.27 (a). O circuito para realização analógica da estratégia é ilustrado na figura 3.27 (b), onde o integrador simples opera, espontaneamente, com ganho negativo (-1/RC) e a realização de (3.71) exigiria um estágio inversor a mais.





Figura 3.27: Estratégia CUC para o retificador boost intercalado série. (a) digrama de controle e (b) circuito.

O resultado em (3.73) define a lei de controle para determinação da metade (t/2) do período de chaveamento T_S . O sinal obtido na saída do comparador ($2f_S$) é usado para comandar um flip-flop tipo T, cuja saída é invertida a cada comando do comparador. Assim, uma razão cíclica igual a 0,5 é mantida com precisão. As principais formas de onda do controle são mostradas na figura 3.28. Pode-se notar que o princípio de funcionamento desta estratégia consiste em manter a razão cíclica igual 0,5 e variar a freqüência num padrão de semi-ciclo da rede segundo a curva dada por ($v_G/2 - E$).

Os valores máximos e mínimos da freqüência de chaveamento para operação com carga variável podem ser calculados a partir de (3.68):

$$f_{Smin} = \frac{R_{emin}}{16L} \tag{3.74}$$

$$f_{Smáx} = \frac{R_{emáx}}{16L} \left(\frac{E}{E - V_{Gmáx}/2} \right)$$
(3.75)

A freqüência de chaveamento, normalizada pela freqüência mínima (3.74), vale

$$f = \frac{f_S}{f_{Smin}} = \frac{P_G}{P_{Gmax}} \left(\frac{M}{M - 1/2}\right),$$
(3.76)

onde M é o ganho do retificador, definido em (2.2).

A Figura 3.29 ilustra a freqüência de chaveamento definida para várias dinâmicas de carga. Pode-se notar que a variação de freqüência ocorre dentro de valores aceitáveis. O comportamento da freqüência de chaveamento é bastante conveniente, pois a freqüência é inversamente proporcional à potência, o que se traduz em baixas perdas por comutação.



Figura 3.28: Principais formas de onda do controlador.



Figura 3.29: Variação de freqüência *f* versus *M* para várias potências. P_G =(1 .5 .33 .25 .2) $P_{Gmá}$

3.5 RESULTADOS DE SIMULAÇÃO

Para confirmação dos estudos teóricos desenvolvidos neste capítulo são feitas simulações do retificador *boost* simples para três modos de operação; MCC, MCCrít e MCD senoidal. Também são feitas simulações do retificador *boost* intercalado série no MCD senoidal. As estratégias CUC para a versão *boost* intercalado paralelo são adaptações das respectivas estratégias CUC para o retificador simples. Nesta adaptação as portadoras são defasadas de 180° entre si.

As estratégias CUC foram simuladas para carga fixa conforme especificações na tabela 3.1. Também constam desta tabela os valores teóricos previstos para o pico de corrente e o volume do indutor. Para as simulações é utilizado o programa *PSpice* e a taxa de DHT da corrente é computada até o 50° harmônico, com fundamental de 60Hz.

Resultados de simulação para a estratégia CUC no MCD com sensor de corrente são apresentados na figura 3.30. Não obstante o intenso conteúdo harmônico na freqüência de chaveamento, a corrente de entrada apresentou uma taxa de DHT muito baixa, i.e. 0,765 %. Conforme mencionado no parágrafo anterior, o valor da taxa de DHT obtido refere-se ao conteúdo harmônico até o 50°. Isto significa que os harmônicos de ordem elevada, na freqüência de chaveamento, são considerados como um problema de EMI e são tratados com filtros de entrada LC (filtros de linha). Na figura 3.30 (b) as principais formas de onda para a estratégia CUC ilustram o funcionamento do conversor *boost* no MCD.

A estratégia CUC proposta para o MCC foi simulada e a corrente de entrada, figura 3.31 (a), apresentou baixa distorção, THD igual a 1,06 %. Na figura 3.31 (b) as curvas da portadora, superior, e do integrador de corrente, inferior, ilustram o funcionamento da estratégia CUC para operação no MCC.

A estratégia CUC proposta para o MCCrít foi simulada e os resultados obtidos são ilustrados na figura 3.32, onde, a corrente de entrada, Figura 3.32 (a), apresentou baixa distorção, THD igual a 0,47 %. Na figura 3.32 (b) é mostrado o comportamento da corrente, no centro do semi-ciclo da rede, para alguns ciclos de chaveamento, onde a freqüência de chaveamento é mínima, f_{Smin} , e igual a 50 kHz. Na figura 3.32 (c) é apresentado o comportamento da corrente de entrada nas extremidades do semi-ciclo da rede para alguns períodos de chaveamento. Neste caso, notar que, embora a derivada de corrente durante t_{OFF} seja elevada e a freqüência de chaveamento máxima, $f_{Smáx}$ igual a 150 kHz, o bom desempenho da estratégia é mantido.

Além dos resultados de simulação para as estratégias CUC desenvolvidas neste trabalho para operação no MCD, no MCC e no MCCrít, foram realizados ensaios de

$v_G = 120 \text{ V}_{\text{RMS}} (60 \text{ Hz}); E = 255 \text{ V}; P_O = 150 \text{ W}; \eta = 1.$				
	Indutância (µH)	Pico de corrente (A)	Energia do indutor (mJ)	Freqüência de chav. (kHz)
МСС	850	2,66	3	50
MCCrít	285,3	4	2,282	50 a 150
MCD senoidal	285,3	4	2,282	50

Tabela 3.1: Previsão teórica para operação à carga fixa.



Figura 3.30: Resultados de simulação com a estratégia CUC no MCD com sensor de corrente. (a) Corrente de entrada, THD igual a 0,765 %. (b) entradas do comparador; curvas de v_I , superior, e v_C , inferior (Hor.: 20 us/div). De cima para baixo tem-se: corrente do indutor (0,5 A/div); pulso de *clock* (5 V/div); portadora CUC (0,2 V/div); saída do sensor integrador de corrente (0,2 V/div); sinal de comando na saída do bloco CUC, *q* (5 V/div).



Figura 3.31: Resultados de simulação do conversor *boost* no MCC com a estratégia CUC. (a) Corrente de entrada, THD igual 1,06 %. (b) entradas do comparador; curvas de v_I , superior, e v_C , inferior.

simulação para as estratégias CUC no MCC pelas correntes médias na chave e no diodo, e pelas correntes instantâneas na chave e no diodo. A taxa de DHT, bem como dados construtivos e características mais importantes de cada estratégia são mostrados na tabela 3.2.

A tabela 3.3 registra os resultados de simulação para comparação entre o retificador *Boost* intercalado série acionado com razão cíclica igual 0,5, conforme proposto em (NABAE, 1994), e acionado com a estratégia CUC proposta neste capítulo. Pode-se notar que a taxa de DHT obtida com a estratégia CUC proposta é muito menor do que aquela obtida com o esquema original. Obviamente o preço pago pela estratégia CUC é a operação à freqüência de chaveamento variável. A Figura 3.33 ilustra uma condição de transitório imposta pelo aumento da carga, onde a tensão de saída é satisfatoriamente re-estabelecida. O alto valor da



Figura 3.32: Resultados de simulação do conversor *boost* no MCCrít com a estratégia CUC a freqüência de chaveamento variável. (a) corrente de entrada, THD igual a 0,47 %. (b) no centro do semi-ciclo de rede, $f_{Smin} = 50$ kHz. (c) nas extremidades do semi-ciclo de rede $f_{Smix} = 150$ kHz.

Estratégia CUC	Integrad. com reset	Amplif. Operac.	Freq. de chav.	Sensores	DHT (PSpice)
MCC: Corrente média no indutor	2	1	fixa	<i>i</i> _G , <i>E</i>	1,06 %
MCC: Corrente média na chave	3	1	fixa	<i>i</i> _G , <i>E</i>	1,05 %-
MCC: Corrente média no diodo	3	1	fixa	<i>i</i> _G , <i>E</i>	1,67 %
MCC: Corrente de pico na chave	3	1	fixa	i _G , E	0,55 %
MCC: Corrente mínima no diodo	3	1	fixa	<i>i</i> _G , <i>E</i>	1,5 %
MCCrít: Circuito proposto	2	2	variável	ν _G , Ε	0,47 %
MCD senoidal	2	2	fixa	ν _G , Ε	0,765 %

Tabela 3.2: Aspectos construtivos e resultados de simulação

ondulação de tensão de saída se deve ao baixo valor usado para o capacitor, com o intuito de se ganhar tempo na simulação devido à menor constante de tempo proporcionada por este capacitor.

		DHT (%)			
М	Ori	iginal	Com estratégia CUC	f	
1	12	2.66	0.64	2	
1.5	7	7.65	0.32	1.46	
2	5	5.58	0.41	1.33	
3	3	5.61	0.49	1.19	

Tabela 3.3: Comparação entre as soluções original e com a estratégia CUC proposta



Figura 3.33: Resultados de simulação: transitório de carga de P_O para 2 P_O para retificador *boost* intercalado série com a estratégia CUC proposta: tensão de saída *E* (superior, p.u.) e corrente de entrada i_G (inferior, 1 A/div). Hor.: 10 ms.

3.6 O CONTROLADOR HÍBRIDO

Esta seção propõe um modo de condução híbrida (MCH), que permite ao retificador *boost* operar satisfatoriamente com carga variável. Para sintetizar tal controlador é necessário escolher duas estratégias de controle, uma para o MCD e outra para o MCC, que possibilitem a integração de dois modos de operação de forma a gerar um controlador com transição suave de um modo para outro. O esquema para o MCD na figura 3.18, além de usar sensor de tensão de entrada, apresenta tensão de controle v_m inversamente proporcional à corrente de entrada I_G .

O projeto do retificador *boost* para correção de fator de potência, com freqüência de chaveamento f_S constante, normalmente é realizado para operar ou no MCC ou no MCD. Assim, cada opção gera um controlador distinto com os respectivos compromissos (SEBASTIAN, 1992; QIAO, 1999; LIU, 1989). As soluções MCD e MCC apresentam desempenho aceitável para operação com carga constante. Porém, ambos apresentam desvantagens na operação com carga variável.

A operação no MCC proporciona fator de potência próximo da unidade e reduzido nível EMI. Neste modo o volume do indutor é inversamente proporcional à potência mínima P_{Gmin} (2.52), o que reduz a ondulação relativa de corrente para operação a potência máxima. Porém, o aumento da indutância para manter o MCC na potência mínima resulta numa redução da velocidade de sistema para operação a potência máxima. Dessa forma pode-se afirmar que a operação no MCC é satisfatória para alta potência e baixa dinâmica de carga.

A operação no MCD apresenta indutor com volume reduzido, perdas de comutação reduzidas e não apresenta perdas por recuperação reversa no diodo D. Além disso, o MCD permite operação desde potência nula, impraticável no MCC. Porém, os esforços de corrente são elevados, com conseqüente aumento de suas perdas de condução e de sua ondulação. Ainda, a operação com carga dinâmica fica limitada pela potência mínima P_{Gmin} , que poderá exigir pulsos muito estreitos, que são difíceis de serem realizadas na prática pelo circuito de controle. Tal limitação resulta em um aumento da taxa de DHT. Assim, devido às perdas de condução, aos esforços de corrente, ao nível EMI e à necessidade de um filtro de entrada LC com volume considerável, a operação no MCD é satisfatória para baixas potências (até 300 W) e altas dinâmicas de carga.

Esta seção propõe um controlador híbrido capaz de operar com transição suave entre o MCD e o MCC num semi-ciclo da rede. Tal controlador é apropriado para operar com dinâmica de carga ρ elevada e fator de potência próximo da unidade. Além disso, o volume do indutor é significativamente reduzido. O controlador proposto é referido, neste trabalho, como *controlador híbrido*, cujo modo de operação é denominado *modo de condução híbrida* (MCH). Em (QIAO, 1999) foi proposto um esquema que opera predominantemente no MCC para compensar o MCD que ocorre de forma indesejada, devido ao baixo valor do indutor nas extremidades do semi-ciclo da rede. Porém, a solução obtida é não-senoidal.

As estratégias de controle no MCC e no MCD para a concepção de um controlador híbrido que foram obtidas neste capítulo apresentam simplicidade, imunidade a ruído e estabilidade total. Para funcionamento do controlador híbrido é proposto um circuito supervisor, que opera como detector do modo de operação (DM), baseado na ocorrência de recuperação reversa na corrente de entrada, presente apenas no MCD. Conforme discutido na subseção 3.4.5, as estratégias CUC podem operar com um único regulador de tensão de saída e um único processador de corrente.

3.6.1 Dinâmica de Carga no Retificador Boost

Uma análise comparativa entre o MCC e o MCD, com base no volume e no valor da indutância L, é apresentada a seguir com a finalidade de evidenciar a dificuldade de se operar exclusivamente no MCC ou no MCD.

Os valores das indutâncias para operar exclusivamente no MCC ou no MCD com carga variável podem ser obtidos no capítulo 2 e são dados por:

$$L_{MCC} \ge \rho \text{ p.u.} \tag{3.77}$$

$$L_{MCD} \leq \left(1 - \frac{1}{M}\right) \text{ p.u.} \tag{3.78}$$

Na figura 3.34 são traçadas as curvas limites para as indutâncias nos modos de operação contínua e descontínua a partir de (3.77) e (3.78) para operação com carga fixa (ρ =1 p.u.).



Figura 3.34: Indutância L normalizada no limite de cada modo.

Por outro lado, para operação com potência variável, as expressões que definem o valor máximo da energia no indutor para cada modo de operação foram obtidas no capítulo 2, (2.52) e (2.82), e são dadas por,

(1)

$$E_{MCC} = \frac{P_{G max}}{2f_S} \rho \left[1 + \frac{1}{\rho} \left(1 - \frac{1}{M} \right) \right]^2$$
(3.79)

e

$$E_{MCD} = \frac{P_{Gmax}}{2f_S} \begin{cases} \frac{16}{27}M^2 \\ 4\left(1 - \frac{1}{M}\right). \end{cases}$$
(3.80)

Na figura 3.35, são traçadas as energias máximas nos indutores com potência variável para os dois modos, tendo a dinâmica de carga ρ como parâmetro. Nota-se que a energia do indutor para o MCD (3.79) depende apenas da potência máxima. Por outro lado, a energia do indutor no CCM (3.80) é fortemente dependente das variações de potência ρ .

Quando um valor máximo de energia, definido como \mathcal{E}_{max} , é imposto ao indutor através de projeto (linha horizontal pontilhada na figura 3.35), tem-se uma restrição do máximo volume permitido para o indutor. Assim, sempre que uma das curvas de energia para o MCC se torna maior que \mathcal{E}_{max} , a operação se dá no MCH. Se a energia no MCC for igual à energia limite \mathcal{E}_{max} , a operação ocorre no limite do MCC e, se a energia do indutor for menor que \mathcal{E}_{max} , a operação se dará no MCC e aquém do limite deste modo, que resulta numa ondulação de corrente menor. Observando essa figura pode-se concluir que, para as condições de operação consideradas aqui, a operação exclusivamente no MCD nunca ocorrerá, pois a curva de energia limite está sempre acima da curva limite de energia para o MCD. Ainda, a necessidade de se operar no MCH é evidente, principalmente para valores de *M* próximos de



Figura 3.35: Energia máxima do indutor para potência variável no limite de cada modo.

um. E a estratégia de controle proposta deve, então, empregar ambos os controladores no MCC e MCD, ou apenas um deles, num semi-ciclo da rede.

Uma aplicação imediata para a operação no MCH é nos aparelhos que operam com níveis de tensão universais (usado em TV, máquinas de escritório, computadores, etc.), para proporcionar operação automática em 110 V ou 220 V. Normalmente, estes operam às custas de picos de corrente elevados, devido à natureza não-linear dos retificadores a diodo-capacitor convencionais. Considerando as especificações comerciais na tabela 3.4, o valor mínimo da indutância para o MCC e o valor máximo da indutância para o MCD, são dados:

$$L_{MCC} \ge 9600\,\mu H \tag{3.81}$$

$$L_{MCD} \le 147 \mu H \tag{3.82}$$

Para um rendimento η unitário, a energia do indutor vale

$$E_N = 104 \text{ p.u.}$$
 (3.83)

As linhas verticais tracejadas na figura 3.35 para M_{min} e M_{max} definem a operação com duas tensões de entrada especificadas na tabela 3.4. Agora, considerando que o valor máximo de energia permitida para o indutor \mathcal{E}_{max} igual a 8 p.u. que, considerando (3.38), pode-se concluir que o volume do indutor no MCH é treze vezes menor que o volume para operação exclusivamente no MCC.

3.6.2 Síntese do Controlador Híbrido

Conforme demonstrado nas seções anteriores, do ponto de vista de entrada e saída do bloco de controle, as estratégias CUC com sensor de corrente no MCD e no MCC apresentam comportamentos idênticos. Isto é, a relação entre a variável de controle v_m (obtida na saída do regulador PI da tensão de entrada) e a potência de entrada é a mesma, conforme (3.6), para duas as estratégias.

A integração dos esquemas CUC no MCC, apresentado na figura 3.19, e no MCD,

Tensão da rede, v_G	110 – 220 V (60Hz)
Tensão de saída, E	400 V
Potência de saída máxima, P _{OMAX}	500 W
Potência de saída mínima, P _{OMIN}	50 W
Freqüência de chaveamento, f_S	50 kHz

Tabela 3.4: Especificações de projeto para carga variável.

figura 3.22, resulta no esquema para estratégia CUC híbrida, representado na figura 3.36, obtido por superposição direta das soluções MCC e MCD. Dessa forma as rotinas de cálculos para os componentes continuam sendo feitas separadamente.

Para a concepção de um controlador hibrido, além da integração entre as duas estratégias, é necessário um circuito como supervisor, denominado *detector de modo* (DM), que opere com base na ocorrência de corrente de entrada nula ou negativa (devido ao fenômeno de recuperação reversa nos diodos da ponte retificadora), o que só ocorre no MCD. Este bloco tem a função de decidir qual dos dois controladores (MCC ou MCD) deve ser usado no próximo ciclo de chaveamento. Um esquema para realização do bloco DM é apresentada na figura 4.20, cujo funcionamento é explicado a seguir:

A partir do início do intervalo de condução da chave t_{ON} o estado do flip-flop (FF) permanece inalterado, uma que vez está em curso a determinação de t_{ON} para um modo estabelecido. Ao fim do intervalo t_{ONi} a saída \bar{q} ativa o *clock* do flip-flop DM, cuja entrada D



Figura 3.36: Esquema para o controlador híbrido proposto.



Figura 3.37: Detector de Modo.

é mantida alta (aberta), e a saída q_{CCM} do flip-flop DM é levado ao nível lógico "1", o estado de operação no MCC, a menos que a corrente de entrada atinja zero durante o intervalo t_{OFF} , é mantido durante todo o período de chaveamento.

Se, durante o intervalo t_{OFF} subseqüente, a corrente do indutor atingir zero ou valores negativos (devido ao fenômeno de recuperação reversa no diodo *boost*) o flip-flop DM é *resetado* e o nível de saída q_{DCM} é levado a "1". O que inibe o gerador de portadora MCC e o tempo t_{ON} é obtido segundo a lei de controle para o MCD.

O flip-flop B gera o sinal q e seu complementar \overline{q} que, em conjunto com q_{DCM} e q_{DCM} , geram os comandos para zerar os integradores do MCC e do MCD, que atuam (integram) apenas durante o intervalo t_{ON} .

Por fim, a entrada *preset* \overline{s} tem a função de travar o modo de operação no MCC sempre que v_m for maior que v_n , uma vez que segundo (3.65) esta condição impõe operação no MCC. Este procedimento evita que ruídos na corrente de entrada possam comutar indevidamente o controle para o MCD afetando o funcionamento da estrutura.

3.6.3 Projeto do Controlador

A tabela 3.5 resume as principais especificações nas rotinas de cálculos do projeto, com as quais foram obtidos os valores apresentados no circuito final para o retificador *boost* com controlador híbrido, ilustrado na figura 3.38. Comparando os circuitos ilustrados nas figuras 3.38 e 3.36, pode-se notar que algumas alterações foram feitas: o somador A_4 na figura 3.36 é substituído pelo arranjo resistivo conectado diretamente à entrada do comparador U08 na figura 3.38. Neste caso, o circuito na figura 3.38 realiza a lei de controle no MCD dada por,

$$\bar{i}_L + \frac{E}{2Lf_S}d^2 = \frac{E}{R_e},$$
 (3.84)

equivalente a (3.65) e realizada pelo circuito na figura 3.36.

Tensão de rede, v_G ,(60Hz)	$94 \; V_{RMS}$
Tensão de saída, V_O	200 V
Potência máxima de saída, P_{OMAX}	200 W
Potência mínima de saída, P _{OMIN}	20 W
Freqüência de chaveamento, f_S	50 kHz
Transferência estática máxima, M	1.5

Tabela 3.5: Especificações de projeto para carga variável com tensões nominais de rede.

Para realização da estratégia de controle híbrida é necessário estabelecer um critério para escolha do valor do indutor, intermediário àqueles obtidos para operações exclusivas no MCC e no MCD, obtidas em (3.37) e (3.38).

O critério adotado aqui foi o de impor uma operação exclusiva no MCC a partir de uma potência mínima, $P_{Omín}$, definida como um percentual, **x(%)**, da carga máxima, $P_{Omáx}$.

$$P_{Omin}\Big|_{MCC} = x(\%)P_{Omiax} \tag{3.85}$$

que, para x(%) igual a 50 %, forneceu:

$$L_{02} = L_{MCH} = L_{MCC} \Big|_{Mmin=1.08} = 1700\,\mu H \,. \tag{3.86}$$

A operação exclusiva no MCD ocorre apenas para potências abaixo de 17,2 Watts, que, segundo as especificações da tabela 3.6, está abaixo da potência mínima especificada. Para o critério de escolha do indutor, o controlador híbrido em questão nunca opera exclusivamente no MCD. A operação exclusiva no MCC ocorre para potências acima de 52 Watts e, a operação no MCH ocorre para potências entra 17,2 e 52 Watts. Obteve-se uma redução de 80% no volume do indutor frente à operação no MCC, com L=9,6 mH, calculada por (3.81).



Figura 3.38: Esquema final para implementação do retificador boost com controle híbrido.

3.6.4 Resultados de Simulação

Inicialmente, são obtidos resultados de simulação (PSpice) para uma primeira confirmação da exposição teórica, desenvolvida ao longo do texto. Em seguida são obtidos resultados experimentais. Para uma verificação rápida, antes de se obter os resultados experimentais para diversas potências, é apresentado um único ensaio de simulação com operação modo de condução híbrida, com P_O =33 W; tensão de rede v_G de 94 V_{RMS}; tensão de saída *E* de 200 *V*; freqüência de chaveamento f_S de 50 kHz; e indutância *L* de 1,7 mH. Os resultados de simulação são apresentados nas figuras 3.39 e 3.40. Os valores médios e instantâneos da entrada do indutor e a ação do detector de modo são ilustrados na figura 3.39. Pode-se ver que a transição de modo de condução ocorre num ciclo da rede de forma contínua, isto é, suavemente. Foi obtida uma taxa de DHT de corrente de 1,08%.

A figura 3.40 ilustra as seguintes formas-de-onda: corrente no indutor durante a transição de modo; ação do detector de modo; e sinais na entrada do comparador U08, com as forma de onda entes e depois da transição MCD-MCC. O sinal na entrada (-) deste comparador é dado pela soma do sinal do processador de corrente com o sinal da portadora MCD dos integradores em cascata U09A e U09B, segundo (3.38).

Modo de Operação	Potência de Saída	
Exclusivamente no MCD	$P_{O} \le 17,3 \text{ W}$	
Exclusivamente no MCC	$P_O \ge 52 \text{ W}$	
МСН	$17,3 \text{ W} < P_O < 52 \text{ W}$	

Tabela 3.6: Limites de potência para cada modo de operação com $L_{MCH} = 1.7$ mH.



Figura 3.39: Operação no modo de condução híbrida. Superior: corrente instantânea no indutor (escura, 0,5 A/div) e corrente média no indutor (clara, 0, 5 A/div); Inferior: saída q_{MCD} do detector de modo. Hor.: 2 ms/div.



Figura 3.40: Formas de onda para o controlador híbrido proposto. De cima para baixo tem-se, (a) corrente instantânea no indutor (0,5 A/div); (b) ação do detector de modo (5 V/div); (c) portadoras MCC (0,2 V/div); (d) entrada (-) do comparador PWM (0,2 V/div); (e) sinal na saída do *driver q* (5 V/div). Hor.: 20 us/div.

Pode-se notar que o intervalo de integração da corrente começa na transição negativa da variável q na saída do *driver*, que é a última curva na figura 3.40. A diferença entre as formas de onda obtidas por simulação na figura 3.40 e aquelas previstas teoricamente na figura 3.30 ocorreu devido à eliminação do amplificador A_4 do esquema na figura 3.21 para gerar o esquema da figura 3.38, que segue a lei de controle MCD modificada em (3.84).

3.6.5 Resultados Experimentais

Foram realizados quatro ensaios experimentais para quatro níveis de potência de saída: $P_O = 150$ W, $P_O = 50$ W, $P_O = 33$ W, e $P_O = 17$ W. Os dois primeiros níveis, i.e. 150 e 50 Watts, resultam em operação exclusiva no MCC. Com o terceiro nível de potência, i.e., 33 Watts, a operação se dá no MCH. E, com a potência abaixo de 17 Watts o retificador opera exclusivamente no MCD (conforme previsto na tabela 3.6). As demais especificações são iguais àquelas para ensaio de simulação: tensão de rede v_G de 94 V_{RMS}; tensão de saída *E* de 200 *V*; freqüência de chaveamento f_S de 50 kHz; e indutância L de 1.7 mH.

Formas de onda mais significativas para o detector de modo são obtidas apenas para o MCH. Por outro lado, o fator de potência e a taxa de distorção harmônica total foram medidos para todos os quatro ensaios. Inicialmente, são apresentados resultados para operação no MCC nas figuras 3.41 e 3.42 para P_0 =150 W, e nas figuras 3.44 e 3.45 para P_0 =50W. Na figura 3.43 constam as principais condições da rede quando dos ensaios experimentais. Uma característica destacável é a DHT da tensão de rede, que é de 5%. Como os controladores da técnica CUC funcionam como emuladores de resistência, mesmo para um circuito ideal, isto é, que realiza determinada estratégia CUC, a corrente terá a mesma DHT que a tensão de rede.

Pode-se ver que, para os dois níveis de potência no MCC, o fator de potência obtido é muito próximo de um (0,999) e a distorção harmônica total é muito baixa. Uma vez que a DHT da tensão da rede é de (5%), a DHT de corrente deteriorou de apenas 1,5% para 150 W (DHT de corrente igual a 6,5%) e 1,8% para 50W (DHT de corrente igual a 6,8%).

As figuras 3.46 e 3.47 ilustram os sinais das entradas e da saída do comparador PWM U08, e a variável de saída do controle q. Na figura 3.46 é representado o comportamento em torno do centro do ciclo da rede, e na figura 3.47 para as extremidades do semi-ciclo da rede, onde a corrente tende a zero.



Figura 3.41: Resultados experimentais para operação exclusiva no MCC com P_0 =150 W: tensão da rede (superior maior, 50 V/div); corrente da rede filtrada pelo osciloscópio (superior menor, 2 A/div); potência de entrada (inferior, 200 W/div).



Figura 3.42: Conteúdo harmônico da corrente de entrada para operação exclusiva no MCC com $P_O=150$ W.



Figura 3.43: Conteúdo harmônico da tensão da rede para todos os ensaios experimentais.



Figura 3.44: Resultados experimentais para operação exclusiva no MCC com P_0 =50 W: tensão da rede (superior maior: 50 V/div); corrente da rede filtrada (superior menor, 0.5 A/div); potência de entrada (inferior, 100W/div).



Figura 3.45: Conteúdo harmônico da corrente de entrada para operação exclusiva no MCC com $P_O=50$ W.

As figuras 3.48 e 3.49 ilustram os resultados obtidos para operação exclusiva no MCD com P_O =17W e nas figuras 3.50 e 3.51 são apresentadas as formas de onda na entrada do comparador PWM e a variável de saída do controlador *q*. A figura 3.50 ilustra o comportamento destes sinais em torno do centro do semi-ciclo da rede. Já na figura 3.51 é apresentado este comportamento nas extremidades do semi-ciclo. Pode-se notar que o cruzamento da corrente de entrada por zero na figura 3.50 apenas a portadora no MCD d^2 (3.84) predomina. Por outro lado, a ação da corrente próxima do centro do semi-ciclo de rede é predominante, principalmente durante t_{OFF} (figura 3.51).

Na figura 3.52 se vê a caracterização do tempo de resposta da chave analógica usada para zerar o integrador de corrente no final de cada intervalo de condução t_{ON} , onde ocorre o pico de corrente. O atraso da chave analógica usada introduz distorção, principalmente com os harmônicos de terceira e quinta ordem (veja figura 3.49). Além destes inconvenientes, o atraso da chave analógica também limita a largura mínima dos pulsos na saída do controle.

Na figura 3.53 são apresentas as formas de onda da corrente de entrada, da tensão de entrada, e da potência de entrada para operação no MCH com $P_0=33W$. O fator de potência obtido é muito próximo da unidade (0.99) e o reduzido conteúdo harmônico (THD=8%) na corrente de entrada são apresentados na figura 3.54.

A operação do detector de modo é ilustrada pelas figuras 3.55 a 3.58. Na figura 3.55 é apresentada a forma de onda de corrente do indutor para o MCH e na figura 3.56 é mostrado um detalhe da transição MCD-MCC ilustrada na figura 3.55. Finalmente, na figura 3.57 se vê as formas de onda do detector incluindo: saída do comparador de corrente U06, saída do flip-flop DM (que irá, ou não, inibir a operação DCM). A terceira curva representa a variável de saída de controle q.

Pode-se observar que o intervalo de bloqueio da chave t_{OFF} , que começa na transição negativa da variável q, é assumida operação no MCC. Se a corrente no indutor chegar a zero durante este intervalo, o modo de operação é alterado para o MCD. De outra forma a saída do DM se mantém no MCC.

A dinâmica do detector de modo é ilustrada na figura 3.58. A curva superior é a entrada (+), e a curva do meio é a entrada (-) do comparador U08. A curva inferior é a saída do detector de modo q_{MCD} para inibir, ou não, a portadora MCC.



Figura 3.46: Comportamento MCC no centro do semiciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle *q* (2 V/div.).



Figura 3.47: Comportamento MCC nas extremidades do semi-ciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle *q* (2 V/div.).



Figura 3.48: Operação exclusiva no MCD com $P_O=17W$: tensão da rede (superior maior:, 50V/div); corrente da rede filtrada (superior menor, 0.2A/div); potência de entrada (inferior, 20W/div).



Figura 3.49: Conteúdo harmônico da corrente de entrada para operação exclusiva no MCD com $P_O=17$ W.



Figura 3.50: Comportamento MCD nas extremidades do semi-ciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle *q* (2 V/div.).



Figura 3.51: Comportamento MCD no centro semiciclo da rede, de cima para baixo: entrada (+) e entrada (-) do comparador PWM (1 V/div.); variável de saída do controle q (2 V/div.).



Figura 3.52: Caracterização do tempo de resposta da chave analógica: *reset* da portadora MCC (acima, 1 V/div.) e comando de *reset* (lógica negativa) na chave analogia (abaixo, 5 V/div.). Hor.: 250 ns/div.



Figura 3.53: Resultados experimentais para operação exclusiva no MCH com P_O =33W: tensão da rede (superior maior:, 50V/div); corrente da rede filtrada (superior menor, 0.2A/div); potência de entrada (inferior, 50W/div).



Figura 3.54: Conteúdo harmônico da corrente de entrada para operação no MCH com P_0 =33W.



Figura 3.55: Resultados experimentais para operação no MCH com P_0 =33W: corrente do indutor 0.1A/div), tensão de saída do detector de modo ("nível alto" = DCM; "nível baixo" = CCM, 25 V/div).



Figura 3.56: Detalhe do instante de transição de modo para o resultado da figura 4.18. Corrente do indutor 0.1A/div), tensão de saída do detector de modo ("nível alto" ≡ DCM; "nível baixo" ≡ CCM, 2 V/div).



Figura 3.57: Formas de onda do detector de modo, de cima para baixo: saída do comparador do sinal de corrente U06 (2 V/div.); saída q_{CCM} do flip-flop DM. (5V/div.); saída q do flip-flop B para o circuito driver (1V/div.).

Embora não tenha sido mencionado no texto, um circuito de proteção de sobrecorrente foi adicionado ao circuito driver da chave MOSFET. Dessa forma, a verificação experimental foi realizada sem causar danos à chave. Obviamente, este circuito pode ser aperfeiçoado ou modificado, principalmente se for concebido um circuito integrado do controlador híbrido.

3.7 CONCLUSÕES

Este capítulo foi dedicado ao estudo da técnica de CUC aplicada aos retificadores *boost* com correção de fator de potência. Inicialmente, foi apresentado o princípio de funcionamento da técnica CUC e, em seguida, foi descrito o procedimento de síntese de duas estratégias CUC existentes, sendo uma para o MCC e outra para o MCD. Em seguida, foi apresentado um estudo detalhado da estabilidade das estratégias CUC, que depende, basicamente, do valor da indutância *boost*. As duas estratégias existentes apresentam alguns inconvenientes: a primeira estratégia apresenta um processador de corrente com muitos componentes e produz um atraso de um ciclo na amostra da corrente; a segunda estratégia tem uma variável de controle inversamente proporcional à potência de entrada. Para contornar estes problemas, são propostas: (1) uma melhoria para a estratégia CUC no MCC e (2) uma estratégia CUC para o MCD e (3) uma estratégia CUC para o MCCrít.

A melhoria apresentada para a estratégia CUC no MCC tem como vantagem: (1) um número mínimo de componentes (um integrador com reset) e (2) o processamento da corrente não apresenta o atraso de um ciclo na amostragem, verificado na estratégia CUC



Figura 3.58: Formas de onda na transição de modo MCD-MCC, de cima para baixo: entrada (+) do comparador U08 (1 V/div.); entrada (-) do comparador PWM (1 V/div.); saída *q_{CCM}* do flipflop DM. (5 V/div.).



Figura 3.59: Circuito driver com proteção contra sobrecorrente.

existente. Já estratégia CUC proposta para o MCD opera com sensor de corrente e apresenta relação direta entre a variável de controle e a potência de entrada. Como o processamento da corrente é um integrador, tanto o MCC melhorado quanto o MCD proposto apresentam excelente imunidade a ruído, sendo apropriada para operar também com freqüências de chaveamento mais baixas. A estratégia CUC proposta para o MCCrít é simples e apropriada para retificadores intercalados com muitas células.

Além das estratégias CUC para o retificador básico, o texto apresenta os esquemas para realização destas estratégias para o retificador *boost* intercalado.

Por outro lado, a análise dos compromissos envolvidos no projeto do retificador *boost* para operação com carga variável, exclusivamente num modo de operação, i.e. MCD ou MCC, evidenciou a necessidade de se empregar um controlador híbrido para se obter operação no modo de condução híbrido (MCH). As estratégias CUC no MCC melhorada e no MCD com sensor de corrente proposta são empregadas para se obter o controlador no MCH, com o qual é possível se obter transição suave do modo de condução contínua para o modo de condução descontínua e vice-versa, num ciclo da rede. O controlador proposto usa componentes de baixo custo e produz distorção de corrente muito baixa, fator de potência muito próximo da unidade e operação estável.

Foi construído um protótipo do controlador híbrido com componentes discretos que incluiu proteção contra sobrecorrente na chave e que não apresentou pontos críticos de ordem prática. Resultados experimentais, obtidos com o protótipo, para diversas condições de operação comprovaram o desempenho do controlador.

4.1 INTRODUÇÃO

Os retificadores *boost* bidirecionais com correção de fator de potência são muito utilizados em aplicações de potências elevadas (dezenas de kilowatts). Para aplicações monofásicas, estes retificadores geralmente são compostos por uma ponte completa (ou meia ponte) controlada. Onde o lado *ca* é conectado à rede através de uma indutância, usada para imposição da forma de onda de corrente e o lado *cc* é conectado a um banco de capacitores de alta capacidade em paralelo com a carga. A figura 4.1 ilustra tais retificadores.

A configuração em ponte completa pode operar com modulação bipolar de tensão (MBT), figura 4.2(b), onde a tensão de linha v_L assume valores positivos e negativos, ou com modulação unipolar de tensão (MUT), figuras 4.2 (c) e (d), onde a tensão de linha assume valores nulos e valores positivos ou negativos, dependendo da polaridade da tensão de referência de linha, num período de chaveamento.

Uma das desvantagens da operação com MBT é a necessidade de se utilizar indutores com grande volume para reduzir os esforços de corrente nas chaves bem como reduzir a ondulação de corrente de entrada, principalmente nas extremidades do semi-ciclo da



Figura 4.1: Retificadores *boost* bidirecionais. (a) em ponte completa. (b) em meia-ponte.

rede, como será visto mais adiante.

O retificador *boost* em ponte completa pode ainda operar com grampeamento de 180°, onde um dos braços comuta na freqüência, f_G , da rede e outro comuta em alta freqüência, f_S , figura 4.2 (d). Tal tipo de modulação é referido neste trabalho como modulação unipolar com grampeamento de tensão (MGT). Esta opção elimina a ondulação de corrente de entrada nas extremidades do semi-ciclo da rede e reduz as perdas de comutação à metade daquelas apresentadas na MBT. Porém, sua ondulação de corrente é duas vezes maior do que aquela apresentada pela opção MUT.

O retificador em meia-ponte, que opera intrinsecamente com MBT, emprega dois capacitores eletrolíticos e apenas um braço (ou duas chaves). Entretanto, os esforços de tensão nos seus diversos componentes são o dobro daqueles para o retificador em ponte completa, para uma mesma tensão de alimentação. Ainda, devido às características de elevada ondulação de tensão, permanece nessa opção a necessidade de um indutor com volume elevado para manter os limites de EMI e esforços de corrente nas chaves.

Finalmente, uma vez que a topologia em meia ponte opera como dobrador de



Figura 4.2: Três possibilidades de modulação de tensão para o inversor de tensão em ponte completa: (a) Inversor de tensão em ponte completa; (b) modulação bipolar de tensão (MBT); (c) modulação unipolar de tensão (MUT); (d) modulação unipolar grampeada de tensão (MGT).

tensão, os capacitores eletrolíticos devem apresentar valores de tensão maiores do que aqueles

das opções em ponte completa. Além disto, devem-se usar capacitores com alta capacitância, (uma vez que operam com regime de carga de meia onda) e reduzida resistência equivalente série (ESR), pois conduzem toda a corrente de entrada. Portanto, a opção de retificador em meia-ponte é adequada para aplicações em sistemas de baixa tensão de rede (ZHOU, 2000).

Conforme exposto no capítulo 1, várias propostas de intercalamento para melhorar o desempenho e reduzir o volume dos retificadores *boost* unidirecionais e conversores *cc-cc* foram apresentadas na literatura técnica. Torna-se, então, necessário o estudo da aplicação da técnica de intercalamento em retificadores *boost* bidirecionais. Dessa forma, são propostos dois retificadores *boost* bidirecionais intercalados, um para a topologia em meia-ponte e outro para a topologia em ponte completa, que são conseqüência do princípio de intercalamento paralelo apresentado em (XU, 2005) para o conversor *cc-cc* em ponte completa ilustrado na figura 4.3. O estudo apresentado neste capítulo inclui ainda uma análise quantitativa da ondulação pico-a-pico da corrente de entrada para comparação entre as seis opções estudadas.

Na segunda parte do capítulo são concebidas estratégias CUC para as seis opções de retificadores e, como conseqüência, é proposto um circuito integrado que generaliza a tarefa de controle para os retificadores *boost* bidirecionais monofásicos estudados.

4.2 RETIFICADORES BOOST BIDIRECIONAIS MONOFÁSICOS

Esta seção apresenta um resumo das características relevantes para um total de quatro topologias: duas topologias simples (ponte completa e meia-ponte) apresentadas na figura 4.1; e duas topologias intercaladas correspondentes.

A primeira topologia intercalada é denominada retificador *boost* em ponte completa intercalado (RIC), na figura 4.4, e a segunda é denominada retificador *boost* em meia-ponte intercalado (RIM), na figura 4.5. Entre as topologias simples, aquela em ponte completa é analisada para três tipos de modulação de tensão, i.e. MBT, MUT a MGT. Portanto, seis opções de retificadores são investigadas:



Figura 4.3: Conversor cc-cc boost intercalado bidirecional em (XU, 2005).

PC1: retificador *boost* ponte completa com MBT.

PC2: retificador *boost* ponte completa com MUT.
PC3: retificador *boost* ponte completa com MGT.
RMP: retificador *boost* meia-ponte intercalado com MBT.
RCI: retificador *boost* ponte completa intercalado com MGT.
RMI: retificador *boost* meia-ponte intercalado com MBT.

Inicialmente é estabelecida a *função de transferência de tensão*, onde se supõe que a tensão de entrada não varia durante um período de chaveamento. Em seguida, são obtidas expressões para o valor da ondulação pico-a-pico de corrente entrada e para o volume total de indutor para cada uma das opções.

4.2.1 Função de Transferência

A função de transferência de tensão, dada por E/v_G , para as opções PC1, PC3 e RMP são apresentas em (ZHOU, 2000). Cada uma é obtida a partir das variações de corrente no indutor, figura 4.6, em um período de chaveamento. Durante os intervalos de condução e de bloqueio das chaves, as variações de corrente na magnetização e na desmagnetização do indutor são, respectivamente, dadas a seguir:

$$\Delta I_{Lmg} = \frac{v_{LON}}{L} t_{ON} \tag{4.1}$$



Figura 4.4: Retificador boot em ponte completa intercalado proposto.



Figura 4.5: Retificador boot em meia-ponte intercalado proposto.

$$\Delta I_{Ldmg} = \frac{v_{LOFF}}{L} t_{OFF}.$$
(4.2)

Para uma freqüência de chaveamento f_S muito maior do que a freqüência da rede f_G , a variação de corrente num período de chaveamento pode ser considerada nula. Assim, considerando iguais as variações de corrente Δi_{Lmg} e Δi_{Ldmg} em (4.1) e (4.2), e observando as tensões v_{LON} e v_{LOFF} no indutor, apresentadas na tabela 4.1, as funções de transferências são computadas para as seis opções, onde

$$sign(v_G) = \pm 1 \tag{4.3}$$

é o indicador unitário de fase para a tensão de entrada, dada por

$$v_G = V_G sen\omega_G t . ag{4.4}$$

A última coluna nesta tabela apresenta as leis de controle usadas na síntese de estratégia CUC, obtidas por substituição de (2.24) nas funções de transferência da penúltima coluna.



Figura 4.6: Corrente no indutor boost num período de chaveamento.

Opção	<i>v_{LON}</i>	V _{LOFF}	Função de transferência	Lei de Controle
PC1	$v_G + E$	$v_G - E$	$\frac{E}{v_G} = \frac{1}{(1-2d)}$	$\bar{i}_G = (1 - 2d) \frac{E}{R_e}$
PC2	v _G	$v_G - E$	$\frac{E}{v_G} = \frac{1}{(1-2d)}$	$\bar{i}_G = (1 - 2d) \frac{E}{R_e}$
PC3	v _G	$(v_G > 0): v_G - E$ $(v_G < 0): v_G + E$	$\frac{E}{v_G} = \frac{2}{1 + sign(v_G) - 2d}$	$\bar{i}_G = \frac{1}{2} \left[1 + sign(v_G) - 2d \right] \frac{E}{R_e}$
RMP	$v_G + \frac{E}{2}$	$v_G - \frac{E}{2}$	$\frac{E}{v_G} = \frac{2}{(1-2d)}$	$\bar{i}_G = \frac{1}{2}(1-2d)\frac{E}{R_e}$
RMI	$v_G + \frac{E}{2}$	$v_G - \frac{E}{2}$	$\frac{E}{v_G} = \frac{2}{(1-2d)}$	$\bar{i}_G = \frac{1}{2}(1-2d)\frac{E}{R_e}$
RCI	v _G	$(v_G > 0): v_G - E$ $(v_G < 0): v_G + E$	$\frac{E}{v_G} = \frac{2}{1 + sign(v_G) - 2d}$	$\bar{i}_G = \frac{1}{2} \left[1 + sign(v_G) - 2d \right] \frac{E}{R_e}$

Tabela 4.1: Função de transferência quase regime permanente para as seis opções de retificadores

A ondulação pico-a-pico de corrente em (4.1) pode ser reescrita em função da razão cíclica (2.10) como,

$$\Delta I_{LPP} = \Delta I_{Lmg} = \frac{v_{LON}}{Lf_S} d .$$
(4.5)

Tomando como base as funções de transferência na tabela 4.1, a razão cíclica *d* para as opções PC1 e PC2 é dada por

$$d = \frac{1}{2} \left(1 - \frac{sen\omega t}{M}\right),\tag{4.6}$$

Para as opções RMP e RMI, a relação cíclica d é dada por

$$d = \frac{1}{2} - \frac{sen\omega t}{M}.$$
(4.7)

Para as opções PC3 e RCI, a relação cíclica d pode ser expressa por

$$d = \frac{1}{2} \left(1 + sign(v_G) \right) - \frac{sen\omega t}{M} \,. \tag{4.8}$$

O comportamento de *d* para cada opção pode ser visto na figura 4.7, onde os dois primeiros casos, figuras 4.7(a) e (b), apresentam um comportamento regular e sem pulsos estreitos, i.e. *d* próximo de um ou zero (exceto para M = 1), o que facilita a tarefa de controle. Porém, o terceiro caso, figura 4.7(c), apresenta uma mudança abrupta nas extremidades do semi-ciclo da rede, que resulta em dificuldades no projeto dos circuitos de comando, devido à ocorrência de pulsos de comando muito estreitos.

4.2.2 Estabilidade

As condições de estabilidade para os retificadores *boost* bidirecionais monofásicos dependem da indutância L, da freqüência de chaveamento f_S e da potência de operação, esta representada pela resistência equivalente de entrada R_e . Tais condições podem ser obtidas de



Figura 4.7: Comportamento da relação cíclica *d* para as seis opções de retificadores.

(3.35) e são definidas a seguir, para cada retificador:

$$L_{PC2} > \frac{R_e}{4f_s} \tag{4.9}$$

$$L_{PC1,PC3,RMP} > \frac{R_e}{2f_s} \tag{4.10}$$

$$L_{RMI,RCI} > \frac{R_e}{f_s} \tag{4.11}$$

Os resultados em (4.9)-(4.10) mostram que o retificador PC2 (com modulação unipolar de tensão) é o que apresenta maior estabilidade e velocidade de convergência e, os retificadores intercalados impõem a necessidade de indutâncias duas vezes maiores que aquelas usadas para os retificadores PC1, PC3 e RMP e quatro vezes maior do que aquela usada no retificador PC2.

4.2.3 Ondulação da Corrente de Entrada

A análise comparativa, considerando a ondulação pico-a-pico da corrente de entrada ΔI_{PP} , é feita assumindo-se que os retificadores simples, i.e., PC1, PC2, PC3 e RMP, têm a mesma indutância L. E, para os retificadores intercalados é assumido que $L_1 = L_2$ e que

$$L_{1,2} = 2L . (4.12)$$

Dessa forma, supondo que os retificadores simples, com indutância L, sejam estáveis, então os retificadores intercalados, com indutâncias 2L, também o serão, conforme estabelecido em (4.9)-(4.11).

E as expressões para a ondulação de entrada para os retificadores simples são apresentadas na tabela 4.2, e foram obtidas por substituição de (4.6)-(4.8) em (4.1), considerando a tensão v_{LON} , tabela 4.1. Já no caso dos retificadores intercalados, a ondulação pico-a-pico de corrente de entrada é a soma das ondulações instantâneas de corrente nos indutores uma vez que as células *boost* são associadas em paralelo (PINHEIRO, 1999).

A figura 4.8 ilustra o princípio de intercalamento aplicado aos retificadores simples PC3 e RMP para se obter os retificadores intercalados RCI e RMI, respectivamente. As ondulações das correntes i_{L1} e i_{L2} são defasadas de 180°, sincronizadas pelos relógios 1 e 2 (clocks). Nesta figura, a área sombreada é usada como base para a obtenção das expressões para as correntes resultantes ou correntes de entrada. Vê-se que a corrente resultante é a soma direta das correntes dos dois indutores. A relação entre o pico da corrente de entrada e o pico de corrente nos indutores é dada por

$$\Delta I_{GP} = \Delta I_{L1P} + \Delta I_{L2P}. \tag{4.13}$$

Por inspeção da figura 4.8, a expressão (4.13) pode ser reescrita como:

$$\Delta I_{GP} = \frac{v_{LON}}{L_{1,2}} \frac{t_{ON}}{2} + \frac{v_{LOFF}}{L_{1,2}} \frac{t_{ON}}{2} \,. \tag{4.14}$$

Reescrevendo (4.14) para a ondulação pico-a-pico ΔI_{GPP} , tem-se

$$\Delta I_{GPP} = \frac{v_{LON} + v_{LOFF}}{L_{1,2}} t_{ON}, \qquad (4.15)$$

onde v_{LOFF} e v_{LON} são dados na tabela 4.1.

Para a opção RCI, a análise é feita em duas partes. Primeiro, a ondulação de corrente pico-a-pico é obtida para $v_G > E/2$, ou d > 0,5, conforme mostrado na figura 4.8 e, em seguida, ela é obtida para $v_G < E/2$, ou d < 0,5. Aplicando-se as tensões v_{LOFF} e v_{LON} (tabela 4.1) em (4.12), a ondulação pico-a-pico da corrente de entrada para a opção RCI para d < 0,5 é dada por



Figura 4.8: Correntes nos indutores (defasadas de 180°) num período de chaveamento para os retificadores intercalados RC1 e RMI com d < 0.5.

$$\Delta I_{GPP}\Big|_{RCI}^{d<0.5} = \frac{V_G}{L_{1,2}f_s} \left(3 - \frac{M}{sen\omega t} - \frac{2sen\omega t}{M}\right) sen\omega t$$
(4.16)
A ondulação pico-a-pico da corrente de entrada para d > 0,5 é obtida de (2.12) em função de t_{OFF} . De forma análoga ao procedimento para d < 0,5, obtém-se

$$\Delta I_{GPP}\Big|_{RCI}^{d>0.5} = \frac{V_G}{L_{1,2}f_S} \left(1 - \frac{2sen\omega t}{M}\right) sen\omega t .$$
(4.17)

A ondulação pico-a-pico da corrente de entrada para a opção RMI, obtida das tensões v_{LOFF} e v_{LON} da tabela 4.1 e da expressão (4.12), é dada por

$$\Delta I_{GPP}\Big|_{RMI} = \frac{2v_G}{L_{1,2}f_S}d.$$
(4.18)

Substituindo (4.7) em (4.18) chega-se a

$$\Delta I_{GPP}\Big|_{RMI} = \frac{V_G}{L_{1,2}f_S} \left(1 - \frac{2}{M} \operatorname{sen}\omega t\right) \operatorname{sen}\omega t .$$
(4.19)

As expressões das ondulações pico-a-pico da corrente de entrada para as seis opções são apresentadas na tabela 4.2, onde, as indutâncias para os retificadores intercalados $L_{1,2}$ são substituídas, conforme (4.12), por 2*L*. Finalmente, na figura 4.9, são traçados os valores das

Opção	Ondulação pico-a-pico da corrente de entrada
PC1	$\Delta I_{GPP} = \frac{V_G}{2Lf_S} \left(1 - \frac{sen^2 \omega t}{M^2} \right) M$
PC2	$\Delta I_{GPP} = \frac{V_G}{2Lf_S} \left(1 - \frac{sen\omega t}{M}\right) sen\omega t$
PC3	$\Delta I_{GPP} = \frac{V_G}{Lf_S} \left(1 - \frac{sen\omega t}{M}\right) sen\omega t$
RMP	$\Delta I_{GPP} = \frac{V_G}{4Lf_S} \left(1 - \frac{4}{M^2} sen^2 \omega t \right) M$
RIC	$v_G \leq \frac{E}{2}$: $\Delta I_{GPP} = \frac{V_G}{2Lf_s} \left(1 - \frac{2}{M} \operatorname{sen}\omega t\right) \operatorname{sen}\omega t$
	$v_G > \frac{E}{2}$: $\Delta I_{GPP} = \frac{V_G}{2Lf_s} \left(3 - \frac{2}{M}sen\omega t - \frac{M}{sen\omega t}\right)sen\omega t$
RIM	$\Delta I_{GPP} = \frac{V_G}{2Lf_s} \left(1 - \frac{2}{M} \operatorname{sen}\omega t \right) \operatorname{sen}\omega t$

Tabela 4.2: Ondulação pico-a-pico da corrente de entrada para as seis opções.

envoltórias das ondulações pico-a-pico da corrente de entrada, normalizadas em relação a



Figura 4.9: Ondulação pico-a-pico da corrente de entrada num semi-ciclo da rede.

Por inspeção visual das curvas traçadas nessa figura, pode-se considerar que a redução das ondulações de corrente para as topologias intercaladas com relação à topologia PC2 é de aproximadamente 50%.

4.2.4 Volume dos Indutores

Os volumes dos indutores são representados pelas energias máximas armazenadas nos indutores:

$$\varepsilon_{Simples} = \frac{L}{2} \left(I_G + \frac{\Delta I_{LPP}}{2} \right)^2 \tag{4.21}$$

$$\varepsilon_{Intercalado} = 2 \left[\frac{L_{1,2}}{2} \left(\frac{I_G}{2} + \frac{\Delta I_{L1,2PP}}{2} \right)^2 \right]$$
(4.22)

onde, cada célula do retificador intercalado opera com metade da corrente de entrada e emprega indutância $L_{1,2} = 2L$. Aplicando-se estas considerações em (4.21) e (4.22) pode-se mostrar que o volume do retificador intercalado é igual ao volume do retificador simples correspondente. A energia máxima para cada retificador é obtida substituindo-se as expressões das ondulações pico-a-pico de corrente, tabela 4.2, calculadas para $\omega_G t = \pi/2$, em (4.21):

$$e_{PC1} = \frac{L}{2} \left[I_G + \frac{V_G}{4Lf_S} \left(M - \frac{1}{M} \right) \right]^2 , \qquad (4.23)$$

$$e_{PC2} = \frac{L}{2} \left[I_G + \frac{V_G}{4Lf_S} \left(1 - \frac{1}{M} \right) \right]^2 , \qquad (4.24)$$

$$e_{PC3,RCI} = \frac{L}{2} \left[I_G + \frac{V_G}{2Lf_S} \left(1 - \frac{1}{M} \right) \right]^2$$
(4.25)

$$e_{RMP,RMI} = \frac{L}{2} \left[I_G + \frac{V_G}{8Lf_S} \left(M - \frac{4}{M} \right) \right]^2 .$$
 (4.26)

Com a finalidade de se estabelecer uma comparação entre as seis opções é empregado um valor mínimo para a indutância L que garanta a estabilidade de todas as seis opções. Este valor é dado em (4.11) e vale $R_e/2f_s$. Dessa forma as expressões (4.23)-(4.26) podem ser reescritas como

$$e_{PC1} = \frac{xP_G}{2f_s} \left[1 + \frac{1}{2x} \left(M - \frac{1}{M} \right) \right]^2 , \qquad (4.27)$$

$$e_{PC2} = \frac{xP_G}{2f_s} \left[1 + \frac{1}{2x} \left(1 - \frac{1}{M} \right) \right]^2 , \qquad (4.28)$$

e

е

$$e_{PC3,RCI} = \frac{xP_G}{2f_s} \left[1 + \frac{1}{x} \left(1 - \frac{1}{M} \right) \right]^2$$
(4.29)

e

$$_{RMP,RMI} = \frac{xP_G}{2f_S} \left[1 + \frac{1}{4x} \left(M - \frac{4}{M} \right) \right]^2 , \qquad (4.30)$$

onde x é a razão entre a indutância limite L_{limite} e a indutância usada L. Na figura 4.10 são traçadas curvas das energias normalizadas para as seis opções, obtidas para a indutância limite i.e., x=1, e para duas vezes este valor, i.e., $L=2L_{limite}$. No primeiro caso, figura 4.10(a), a resposta do sistema apresenta, nas extremidades do semi-ciclo da rede, oscilações sub-harmônicas e problemas de convergência, veja figuras 3.12 e 3.13. No segundo caso, figura 4.10(b), se obtém uma resposta sem oscilações, com velocidade de convergência, no centro do semi-ciclo, um pouco menor do que aquela obtida com a indutância L_{limite} . Porém, nas extremidades do semi-ciclo de chaveamento).

Entre as seis opções de retificadores estudadas, a opção PC1 é a que apresenta a ondulação de corrente e o maior volume de indutor. As opções PC3 e RCI apresentam indutâncias maiores do que aquela que da opção PC2, que apresenta o menor volume de indutor entre as opções com ponte completa e um nível de ondulação de corrente relativamente baixo. Considerando-se os resultados ilustrados nas figuras 4.9 e 4.10, a ondulação de corrente para a opção RCI é, aproximadamente, a metade daquela obtida com a opção PC2. Por outro lado, o volume do indutor para a opção PC2 é sempre maior do que a metade daquele obtido com a opção RCI. Assim, a opção intercalada RCI apresenta um ganho no conjunto *ondulação de corrente e volume do indutor*, se comparado à opção PC2, para quaisquer condições de operação. As vantagens da opção RCI aumentam na medida em que se aumenta o valor da indutância, pois, na figura 4.10(b), os volumes dos indutores para as



Figura 4.10: Energias máximas dos indutores para: (a) $L_{limite} = R_e/2f_S e$ (b) $2L_{limite}$.

opções PC2 e RCI se aproximam, enquanto a relação entre as ondulações de corrente permanece inalterada, como indicam os resultados ilustrados nas figuras 4.9 (b) e (e).

A despeito do volume e dos esforços de tensão, os retificadores meia-ponte RMP e RMI apresentam um volume de indutor: (1) menor do que aquele apresentado pela opção PC2 apenas no intervalo 2 < M < 2.73; (2) menor do que aquele das opções PC3 e RCI para 2 < M< 4; e (3) menor do que aquele da opção PC1 para qualquer valor de *M* maior que 2. Por outro lado, além dos volumes dos indutores, o nível de ondulação de corrente (figura 4.9) deve ser considerado. Embora, para algumas condições de operação, os volumes dos indutores das opções com meia-ponte sejam menores do que aqueles com ponte completa, a opção RMP é preterida devido a seu elevado nível de a ondulação de corrente. A opção intercalado em meia-ponte RMI apresenta níveis de ondulação de corrente comparáveis àqueles apresentados pela opção intercalado ponte completa e sua aplicação deve ser considerada à luz das condições de trabalho.

4.3 A TÉCNICA DE CONTROLE DE UM CICLO

Estratégias CUC para as opções de retificadores RMP e PC1 foram estudadas em (SMEDLEY, 2001) e para a opção PC3, aplicada como filtro ativo paralelo, foi investigada em (SMEDLEY, 2004). Entretanto, particularidades do uso da técnica CUC para os retificadores em ponte completa com modulação unipolar de tensão PC2 e para os retificadores intercalados RCI e RMI não foram, ainda, investigadas na literatura técnica. O principal objetivo desta seção é apresentar uma abordagem sistematizada das estratégias de controle CUC para retificadores *boost* bidirecionais monofásicos. São propostas algumas melhorias nas estratégias CUC existentes e propostas três estratégias CUC para os retificadores PC2, RCI e RMI. Como resultado do estudo, é proposto um circuito integrado denominado *controlador de um ciclo integrado*, que generaliza a tarefa de controle para as seis opções de retificadores *boost* bidirecionais monofásicos.

Conforme apresentado no capítulo anterior, a síntese de estratégias CUC começa com a definição de uma lei de controle obtida da função de transferência de tensão e apresentada na tabela 4.1.

4.3.1 Estratégias CUC para os Retificadores PC1 e PC2

A tensão entre os pólos dos braços para as opções PC1 e PC2, considerando-se que a tensão média no indutor é nula para um período de chaveamento, é igual à tensão da rede:

$$v_{12} = v_G = (1 - 2d)E.$$
(4.31)

As tensões de referências dos braços da ponte são dadas por

$$v_{01} = \frac{v_G}{2} = (1 - 2d_1)\frac{E}{2}.$$
(4.32)

$$v_{02} = -\frac{v_G}{2} = (1 - 2d_2)\frac{E}{2}.$$
(4.33)

Substituindo (2.24) e (3.3) em (4.32) se obtém a lei de controle para as opções PC1 e PC2, dadas por

$$R_{S}i_{G} = (1 - 2d_{1})\frac{E}{R_{e}}R_{S}$$
(4.34)

$$R_{s}i_{G} = -(1 - 2d_{2})\frac{E}{R_{e}}R_{s}$$
(4.35)

onde R_s é a resistência de saída do sensor de corrente e R_e é uma resistência pura imposta pelo controle na entrada do retificador. As leis de controle para as opções PC1 e PC2 em (4.34) e (4.35) podem ser reescritas da seguinte forma:

$$v_s = v_m (1 - 2d_1) \tag{4.36}$$

(4.37)

e

onde
$$v_m$$
 é definido em (3.6) para operação em malha aberta e vale

 $v_{s} = -v_{m}(1-2d_{2})$

$$v_m = \frac{R_s E}{V_G} I_G \,. \tag{4.38}$$

Ou seja, para tensão de rede constante, a corrente de entrada é diretamente proporcional à tensão de controle v_m . Para operação em malha fechada a tensão de controle v_m é obtida na saída do regulador de tensão do barramento.

A portadora v_m (1-2 d_1) em (4.26) é uma rampa invertida que varia de v_m a - v_m , para d variando de 0 a 1, num período de chaveamento T_S . A opção de se implementar a portadora do braço 2 com sinal invertido (4.37) elimina o uso de um estágio inversor para o sinal da corrente, representado por v_S . Os diagramas de controle das estratégias CUC para os retificadores PC1 e PC2, realizados segundo as leis de controle em (4.36) e (4.37), são apresentados nas figuras 4.11 e 4.12, respectivamente.

4.3.1.1 Realizações Analógicas das Estratégias CUC para os Retificadores PC1 e PC2

As estratégias CUC existentes empregam um circuito integrador com reset como aquele mostrado na figura 4.11, cuja transferência é dada por

$$v_{C} = (1 - \frac{t}{R_{C}C_{C}})v_{m}, \qquad (4.39)$$

para gerar uma portadora triangular, equivalente à dente-de-serra v_C modulada em amplitude por v_m e definida em (4.39). De tal forma que (4.39) pode ser reescrita como

$$v_C = (1 - 2\frac{t_1}{T_S})v_m, (4.40)$$





Figura 4.11: Estratégia CUC para o retificador PC1: (a) diagrama de controle; (b) formas de onda.

Comparando (4.37) com (4.41) e considerando $d=t_{ON}/T_S$ se obtém a constante do integrador,

$$R_C C_C = \frac{T_s}{2} \,. \tag{4.41}$$

Este circuito apresenta, porém, limitações práticas devido à velocidade ou taxa de variação (*slew rate*) dos amplificadores operacionais e à resistência das chaves analógicas utilizadas para descarga dos capacitores. De forma que esta solução apresenta limitações para valores extremos de largura de pulso e se torna proibitiva para freqüências de chaveamento elevadas.

Uma solução para estes problemas é o emprego de uma portadora triangular, equivalente a (1-2d) e, com isso, se obter PWM simétrico, que apresenta algumas vantagens frente à operação com PWM assimétrico, obtido com portadora dente-de-serra. Um esquema





Figura 4.12: Estratégia CUC para o retificador PC2: (a) diagrama de controle; (b) formas de onda.

para geração de portadora triangular equivalente a (1-2d) é ilustrado na figura 4.14. Cujo funcionamento se dá pela integração de tensões positivas e negativas com amplitudes v_m e - v_m na saída de A2. A inversão ou não de v_m depende do estado da chave, realizada pelo comparador C4, conectada entre a entrada não inversora de A1 e o terra, veja figura 4.15.



Figura 4.13: Gerador de portadora dente-de-serra (1-2d): (a) diagrama em bloco e (b) realização analógica.



Figura 4.14: Gerador de portadora dente-de-serra (1-2d): (a) diagrama em bloco e (b) realização analógica

Finalmente, para que a onda triangular alcance o pico negativo na metade do período de chaveamento, a constante de tempo do integrador deve ser a metade daquela usada na portadora dente-de-serra, isto é $R_{freq}C_{freq}=T_S/4$. finalmente, como o integrador A2 se comporta como um filtro passa-baixa, não haverá problemas de geração de ruído de chaveamento pela comutação da variável integrada v_{m1} .

Na figura 4.16 é apresentado um esquema para realização da estratégia CUC para a opção PC1, que opera com modulação de tensão bipolar (veja figura 4.2). Os braços da ponte operam com pulsos de comando complementares entre si, obtidos com a inversão das entradas do comparador PWM C2 com relação às entradas do comparador C1.

O esquema usado para realização da estratégia CUC para a opção PC2 é obtido com a inversão da portadora entregue ao comparador do segundo braço, na figura 4.17. Observa-se





Figura 4.15: Esquema para a geração de onda quadrada v_{m1} .

Figura 4.16: Esquema para realização da Estratégia CUC para o retificador PC1.



Figura 4.17: Esquema para realização da Estratégia CUC para o retificador PC2.

que, embora as leis para as opções PC1 e PC2 sejam idênticas (4.36) e (4.37), na opção PC2 (com modulação de tensão unipolar) os dois braços operam com pulsos de comando defasados de 180° (na freqüência de chaveamento). Neste caso, o amplificador inversor A4 fornece a portadora triangular invertida $v_{carr\pi}$, que equivale a um atraso de 180°. Por conveniência, a portadora triangular na saída de A2 é denominada v_{carr0} .

4.3.1.2 Processamento da Corrente

Nas estratégias para os seis retificadores estudados, a corrente média de entrada ou no indutor é obtida via filtro passa-baixa de primeira ordem, cuja freqüência de corte depende da aplicação. Para retificadores com CFP é comum alocar esta freqüência em torno de 2.5 kHz (BARBI, 1995). Um circuito muito simples para se implementar o sensor de corrente é ilustrado na figura 4.18, onde uma resistência *R1* é conectada na saída (de corrente) do LEM que, em conjunto com um capacitor *C*, forma um filtro passa-baixa. Entretanto este circuito pode apresentar impedância de saída relativamente alta. Enquanto a filtro com amplificador operacional possui impedância de saída da ordem de 100 Ohms para toda a escala de corrente, a impedância na versão simples depende da escala de corrente que se está utilizando. Neste trabalho, o sinal obtido na saída do sensor é levado diretamente à entrada do comparador de tensão de impedância de entrada muito alta (acima de 100 k Ω). Portanto, o esquema mais simples pode ser adotado. O transdutor LEM é um transformador de corrente ativo com ganho igual a 1/1000. A resistência *R₁* é calculada segundo

$$\bar{i}_G \frac{1}{1000} R_2 = \bar{i}_G R_S, \qquad (4.42)$$

e é dada por

$$R_1 = 1000R_S. (4.43)$$

O esquema do processamento de corrente é apresentado na figura 4.14 (a), o valor da constante de tempo R_1C_1 define a freqüência de corte utilizada no projeto.



Figura 4.18: Filtro passa-baixa de primeira ordem: (a) sensor com baixa impedância de saída e filtro R₂C, (b) sensor com impedância de saída R e filtro RC.

4.3.2 Estratégia CUC para o Retificador PC3

A lei de controle para o retificador em ponte completa com grampeamento, PC3, depende da fase da tensão de entrada, v_G . De forma análoga àquela desenvolvida para as opções PC1 e PC2, pode-se obter a lei de controle para a opção PC3.

Para
$$v_G > 0$$
 $v_S = \frac{v_m}{2} (1 - d_1) e d_2 = 1$ (4.44)

Para
$$v_G < 0$$
 $v_s = \frac{v_m}{2} (-d_1) e d_2 = 0$ (4.45)

Para d_1 variando de 0 a 1, as portadoras em (4.3344) e (4.3445) variam de 1 a 0, e de 0 a -1, respectivamente. Reescrevendo (4.44)-(4.45) em função desta portadora chega-se a:

Para
$$v_G > 0$$
 $v_s = \frac{v_m}{2} (1 - 2d_1) + \frac{v_m}{2} e d_2 = 1$ (4.46)

Para
$$v_G < 0$$
 $v_S = \frac{v_m}{2} (1 - 2d_1) - \frac{v_m}{2} e d_2 = 0$ (4.47)

Que pode ser representado por uma única expressão, para o caso de controle digital.

$$v_{s} = \frac{v_{m}}{2} (1 - 2d_{1}) + \frac{v_{m}}{2} \operatorname{sgn}(v_{G})$$
(4.48)

$$d_2 = (\operatorname{sgn}(v_G) + 1)/2 \tag{4.49}$$

Aproveitando o gerador de portadora apresentado na figura 4.14, obtém-se o diagrama de controle e o circuito para a estratégia CUC para a opção PC3, apresentado na figura 4.19 (a). Por conveniência mantém-se a saída do sensor de corrente v_S , lado esquerdo de (4.37), e a amplitude da portadora v_C (de v_m a - v_m). A tensão de controle, para a opção PC3, passa a valer $v_m/2$. O circuito para realização analógica dessa estratégia é ilustrado na figura 4.19 (b).

4.3.3 Estratégia CUC para o Retificador Meia Ponte RMP

A lei de controle para o retificador em meia-ponte RMP é dada por

$$v_s = \frac{v_m}{2} (1 - 2d_1). \tag{4.50}$$

Exceto pelo fato da tensão de controle em (4.50) valer a metade de v_m , o esquema para esta estratégia é o mesmo usado no braço 1 das opções PC1 e PC2. Na figura 4.20 são apresentados o diagrama de controle e o esquema para realização analógica da estratégia CUC



aplicada ao retificador em meia-ponte, RMP.

Figura 4.19: Estratégia CUC para o retificador PC3: (a) diagrama em bloco e (b) realização analógica.



Figura 4.20: Estratégia CUC para o retificador RMP: (a) diagrama em bloco e (b) realização analógica..

4.3.4 Estratégia CUC para os Retificadores Intercalados RCI e RMI

Para o retificador em meia-ponte, o braço adicionado opera com a mesma estratégia do braço original, porém com portadora defasada de 180°. Já para o retificador em ponte completa é tomada como base a opção com grampeamento PC3, na qual o braço adicionado opera também com a mesma estratégia do braço 1, porém com defasagem de 180°. Os diagramas de controle e os esquemas para realização das estratégias CUC intercaladas para as opções em meia-ponte e em ponte completa são mostrados nas figuras 4.21 e 4.22, respectivamente.

Notar que são necessários dois sensores de corrente e, como cada braço conduz metade da corrente de entrada, a tensão de controle aplicada na entrada do gerador de portadora é a metade daquela aplicada na topologia original. Observa-se que as opções PC3 e RMP aplicam $v_m/2$ como tensão de controle (4.44)-(4.50). Dessa forma, a tensão de controle aplicada às topologias intercaladas vale $v_m/4$.





Figura 4.21: Estratégia CUC para o retificador RMI: (a) diagrama em bloco e (b) realização analógica.

A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL 131 MONOFÁSICO



Figura 4.22: Estratégia CUC para o retificador RCI: (a) diagrama em bloco e (b) realização analógica.

4.3.5 Controlador de Um Ciclo Integrado Proposto

O circuito integrado mostrado na figura 4.23, proposto neste trabalho, opera com fonte simétrica com tensões de ±10 a ±15 volts e todos os resistores internos ao CI valem 100 k Ω . As entradas *Curr 1* e *Curr 2* são obtidas dos sensores de corrente e a entrada de realimentação da tensão de saída v_{OS} deve ser compatível com a tensão de referência de 2,5 volts gerada internamente. Já o sinal de tensão v_{GS} , obtido no sensor tensão de entrada, pode variar entre os limites das tensões de alimentação.

A freqüência de chaveamento é dada por $f_S = 25000.C_{freq}$ [nF] e os ganhos proporcional e integral do regulador PI da tensão de saída são alocados por R_{filter} e C_{filter} , respectivamente. Com a finalidade de otimizar o desempenho do controlador, um resistor deve ser conectado em série com a entrada v_{OS} . Isto é feito para compensar as diferentes tensões de controle na saída do regulador A0 para as diversas opções de retificadores, uma vez que as opções PC1 e PC2 operam com tensão de controle igual a v_m ; as opções RMP e PC3 operam com tensão de controle igual a $v_m/2$; e as opções RMI e RCI operam com tensão de controle igual a $v_m/4$. Assim, para as opções PC3 e RMP deve-se conectar um resistor de 10 k Ω em série com a tensão v_{OS} e para as opções de retificadores intercalados, este resistor deve ser de 30 k Ω . A comutação entre as configurações é feita através de chaves analógicas comandadas pelo circuito de modo da figura 4.24. Neste caso, as configurações são definidas pelo resistor conectado Rmodo segundo a tabela 4.3.



Figura 4.23: Circuito Integrado proposto para o controlador de um ciclo unificado.



Figura 4.24: Circuito para seleção da estratégia CUC para o CI proposto.

Rmodo	modo	s1	s2	s3	s4
Aberto	No clamped; PC2, RMP, RMI	OFF	OFF	ON	OFF
Curto	No clamped: PC1	OFF	ON	OFF	ON
15 kΩ	Clamped: PC3, RCI	ON	OFF	OFF	ON

Tabela 4.3: Seleção de estratégia CUC.

4.3.6 Resultados de Simulação e Experimentais

Para comparação entre as seis opções de retificadores controlados pelas estratégias CUC foram realizadas simulações (PSpice) para as mesmas condições de entrada e saída. As principais especificações foram: $I_G = 5$ A; L=2 mH; $L_{1,2} = 4$ mH; $f_S = 10$ kHz; e $V_G = 100$ V. Na tabela 4.4 estão registrados os resultados obtidos por simulação para M=1, 2 e 3. Note que as opções RMP e RMI não permitem operação para M<2 porque estas opções são dobradores de tensão.

Valores muito baixos para a taxa de DHT foram observados em todas as seis opções. O valor da taxa de DHT obtido refere-se ao conteúdo harmônico até o 50°, conforme mencionado no capítulo anterior. Isto significa que os harmônicos de ordem elevada, na freqüência de chaveamento, são considerados com um problema de EMI e são tratados com filtros de entrada LC (filtros de linha). Exceto para as opções RCI e PC3, a DHT aumenta à medida que M se aproxima da unidade para as opções em ponte completa, e de 2 para as opções em meia-ponte. Para os retificadores RCI e PC3, a variação de taxa de DHT ocorre no sentido oposto àquele das demais opções. Devido à característica de d para a modulação unipolar grampeada de tensão em (4.8) e apresentada na figura 4.7 (c), o circuito acionador (*driver*) precisa gerar pulsos muito estreitos nas extremidades do semi-ciclo da rede para quaisquer condições de operação (qualquer M). Isto causa distorção na passagem da corrente por zero. Esta distorção é maior à medida que a tensão de saída E (ou M) aumenta. As opções de retificadores com modulação não-grampeada de tensão, i.e. PC1, PC2, RMP e RMI só apresentam este problema para valores de M muito próximos de um, onde apresenta valores maiores para a DHT (tabela 4.4).

Tabela 4.4: Corrente de entrada e THD (até o 50º harmônico) via simulação para as seis opções de r	etificadores
(1 A/div e 1 ms/div)	



Resultados experimentais para controle de fator de potência com as opções PC2 e RCI são ilustrados na figura 4.25. Algumas especificações pertinentes são $v_G = 40$ Vrms de $f_S=10$ kHz, E=200 V, $P_O=130$ W e M=2,84.

A ondulação de corrente obtida com o retificador intercalado RCI foi duas vezes menor que a obtida com a opção PC2, o que confirmou as curvas na tabela 4.4. As tensões de

pólo v_{10} e v_{20} obtidas para a opção PC2 são mostradas na figura 4.26 e confirmam a realização de modulação unipolar de tensão. Resultados experimentais também foram obtidos com a opção PC1, figura 4.27, onde pode ser visto que a ondulação de corrente é muito maior (quatro vezes menor) que aquela obtida com o esquema PC2 na figura 4.25 (a). A freqüência de chaveamento de 13 kHz foi obtida para C_{freq}, veja figura 4.23, igual a 5,2 nF.

As figuras 4.28 a 4.33 ilustram as formas de onda do bloco controlador para os diversos modos de operação. As formas de onda básicas do oscilador triangular são ilustradas na figura 4.28 e, na figura 4.29 se vêm as saídas em contra-fase v_{carr0} e $v_{carr\pi}$ do gerador de portadora para as opções ponte completa PC2 e meia-ponte intercalada RMI (topo). A tensão quadrada na entrada do integrador A2 é gerada com o amplificador A1, comandada pelo comparador C1 (base).

Formas de onda do oscilador para a opção ponte completa com grampeamento PC3 são apresentadas na figura 4.30. Onde se vê portadora v_{carr0} na saída de A5 e a amostra da tensão da rede na entrada do integrador C5 no instante da transição de fase da rede. Formas de onda para a opção intercalada em ponte completa RCI na figura 4.31 ilustram o comportamento das portadoras em contra-fase v_{carr0} e $v_{carr\pi}$, obtidas nas saídas de A5 e A4, respectivamente, no instante de transição de fase da rede.

A figura 4.32 ilustra os sinais nas entradas do comparador C1 para as opções com grampeamento PC3 e RCI. No topo tem-se a amostra da corrente de entrada (menor) e portadora v_{carr0} na saída de A5 (maior) e, em baixo, é mostrada a fase da rede na saída do comparador da rede C5.

As opções sem grampeamento, isto é, PC1, PC2, RMP e RMI, empregam portadora regular (em torno de zero) e os sinais nas entradas do comparador C1 são apresentadas na figura 4.33, onde se vê a amostra da corrente de entrada (menor) e a portadora v_{carr0} na saída de A5 (maior).

₹ 2 -62.0



1.202

20.0%

Stop

🔆 Agilent Technologies

Print to disk file: PRINT_01

500%/ 2 200%



Figura 4.27: Corrente de entrada (maior: 0,5 A/div) e tensão da rede (menor: 100 V/div) para PC1. Hor.: 10 ms/div.





(b)



Figura 4.26: MUT no PC2 com o CI controlador proposto. Tensão de pólo v₁₀ no braço 1 (acima) e tensão de pólo v₂₀ no braço 2 (abaixo). Vert.: 100 V/div. Hor.: 75 μs/div.

Figura 4.28: Formas de onda do oscilador triangular.
(a) tensão de saída v_{m1}, e (b) tensão na entrada do integrador A2. Vert.: 2 V/div; Hor.: 50 us/div.



Figura 4.29: Formas de onda do oscilador triangular para opção intercalada meia-ponte RMI e ponte completa PC2. (a) portadoras em contra-fase $v_{carr 0}$ e $v_{carr \pi}$ nas saídas de A5 e A4, respectivamente, e (b) tensão na entrada do integrador A2. Vert.: 2 V/div; Hor.: 25 us/div.



Figura 4.30: Formas de onda do oscilador triangular para opção ponte completa com grampeamento PC3. (a) portadora $v_{carr \ 0}$ na saída de A5, e (b) amostra da tensão da rede na entrada do integrador C5. Detalhe da transição de fase da rede. Vert.: 2 V/div; Hor.: 50 us/div.



Figura 4.31: Formas de onda do oscilador triangular para opção intercalada com grampeamento RCI. (a) portadoras em contra-fase $v_{carr 0}$ e $v_{carr \pi}$ nas saídas de A5 e A4, respectivamente, e (b) amostra da tensão da rede na entrada do integrador C5. Detalhe da transição de fase da rede. Vert.: 2V/div; Hor.: 50 us/div.



Figura 4.32: Sinais nas entradas do comparador C1 para as opções com grampeamento PC3 e RCI. No topo: Amostra da corrente de entrada (menor, 5

A/div;) e portadora $v_{carr 0}$ na saída de A5 (maior, 5 V/div); em baixo: fase da rede na saída do comparador C5, 5 V/div. Hor.: 2,5 ms/div.



Figura 4.33: Sinais nas entradas do comparador C1 para as opções sem grampeamento PC1, PC2, RMP e RMI. Amostra da corrente de entrada (menor, 2 A/div.) e portadora $v_{carr 0}$ na saída de A5 (maior, 2 V/div.). Hor.: 2,5 ms/div.

4.4 CONCLUSÕES

Este capítulo apresentou um breve resumo de importantes características para seis opções de retificadores *boost* bidirecionais monofásicos, baseadas nas topologias meia-ponte e ponte completa. Destes, dois retificadores intercalados, obtidos com a adição de mais um braço nas topologias meia-ponte e ponte completa, foram propostos. Assim, se obteve um retificador intercalado (com três braços) a partir do retificador em ponte completa e um retificador intercalado (com dois braços) para o retificador em meia-ponte. A função de transferência, o nível de ondulação pico-a-pico da corrente de entrada e o volume do indutor

foram as características investigadas. Da análise realizada concluiu-se que, comparados aos retificadores simples, os retificadores intercalados propostos apresentam uma redução significativa do conjunto *volume do indutor - ondulação de corrente* e reduzidos esforços de corrente.

A segunda parte do capítulo apresentou estratégias de controle, concebidas segundo a técnica CUC, para os seis retificadores estudados. Dos circuitos resultantes para as seis estratégias, foi projetado um circuito integrado que realiza todas as funções de controle desenvolvidas. Testes experimentais realizados com a implementação discreta deste circuito integrado, que não apresentou ponto crítico de ordem prática, mostraram um desempenho muito satisfatório, além de apresentar simplicidade, baixo custo, e facilidades de projeto e de aplicação. Como resultado geral, além de um bom funcionamento do circuito integrado, as topologias intercaladas propostas apresentaram desempenhos superiores àqueles obtidos com as topologias simples. As principais vantagens são evidenciadas pela redução do volume dos indutores e dos esforços de corrente. Nos ensaios, de simulação, a DHT obtida ficou abaixo de 2% para todas as estratégias.

Infelizmente, o aumento do número de chaves, nos retificadores intercalados, resulta no aumento de circuitos *drivers* e na utilização de dois sensores de corrente. Dessa forma, a aplicabilidade destes retificadores fica condicionada à relação entre os custos adicionais de componentes e o ganho de desempenho final obtido, que depende da potência envolvida e da sensibilidade ao custo dessa aplicação. Além de realizações analógicas para as estratégias CUC, que resultaram na concepção do circuito integrado, alguns resultados experimentais foram obtidos com realizações digitais (DSP) destes controladores.

5.1 INTRODUÇÃO

Entre os retificadores de correção do fator de potência em sistemas trifásicos de alta potência, o retificador boost com ponte trifásica, ilustrado na figura 5.1, apresenta fluxo bidirecional de energia, banco de capacitores com volume reduzido, perdas de chaveamento reduzidas e alta eficiência. Além dessas vantagens, o retificador boost pode operar com freqüência de chaveamento elevadas (até 20 kHz com IGBT e acima 20 kHz com MOSFET), o que proporciona redução dos volumes dos indutores e correntes de entradas com baixas taxas de distorção harmônica (SALMON, 1995; MAO, 1996; MAO, 1997; SINGH, 1999; JIN, 2007). Neste sentido, várias técnicas de controle para foram desenvolvidas para essa topologia (MARIUN, 2004; POP, 1995; ALVES, 1991; BLASKO, 1997; ZHOU, 2002) e técnicas de controle mais recentes utilizam amostras de corrente a partir das quais se calculam componentes com a finalidade de separá-las em componentes ativas e reativas e utilizá-las na geração, com ajuda das amostras da tensão de linha, da referência de corrente do FP (WATANABE, 2000, 2003). Esses métodos de controle requerem alta velocidade de processamento para cálculo em tempo real; portanto, um processador de alta velocidade e um conversor analógico-digital de alto desempenho se fazem necessários. Entretanto, como os retificadores com correção de fator de potência operam com corrente senoidal sem transitórios, isto é, sem mudanças brusças na forma da referência de corrente, como é o caso dos filtros ativos e dos sistemas de acionamento, não há necessidade de controle de alto desempenho e o projeto do controle pode ser simplificado.

Com a técnica de controle de um ciclo se obtém estratégias de controle para o retificador *boost* trifásico, aplicáveis também aos filtros ativos paralelos. Tais estratégias se caracterizam pela simplicidade e pelo baixo custo (na implementação analógica) e, na



Figura 5.1: Retificador *boost* trifásico para correção de fator de potência.

implementação digital, pelo volume e velocidade de processamento reduzidos. A literatura técnica apresenta, basicamente, duas estratégias CUC dedicadas ao controle do retificador em questão, são elas: (1) estratégia CUC Bipolar (QIAO, 2003), que é a estratégia mais simples para tal finalidade; (2) estratégia CUC Vetorial (CHEN, 2005; QIAO, 2004), na qual apenas dois braços operam na freqüência de chaveamento enquanto um terceiro braço permanece grampeado na tensão de -E/2 ou +E/2, por um intervalo de sessenta graus. Uma derivação da estratégia CUC vetorial foi apresentada em (QIAO, 2002) para controlar um filtro ativo com dois braços e que se aplica, sem modificações, ao controle de retificadores como aquele ilustrado na figura 5.2.

Além de apresentar um controlador simples, a estratégia CUC Bipolar resulta na operação do retificador sem a introdução de tensão de modo comum (média). Porém, essa estratégia apresenta perdas de chaveamento relativamente altas. Além disso, os esforços de tensão são relativamente altos, $E \ge 2V_G$, onde V_G é a amplitude de tensão de fase. Já a estratégia CUC com grampeamento apresenta redução das perdas de chaveamento de 50% se comparada à estratégia bipolar, e pode operar com esforços de tensão de modo comum relativamente alta, principalmente para índices de modulação baixos. No caso do retificador de dois braços, além do número reduzido de componentes, o controle apresenta um circuito simples, com apenas dois sensores de corrente e dois *drivers*. Porém, a maior desvantagem é que o barramento ce opera com tensão duas vezes maior do que a tensão de linha, $2\sqrt{3}V_G$, o que produz ondulação da corrente de entrada relativamente alta, aumentando as exigências quanto ao volume do indutor *boost*.

Além deste problema, as estratégias CUC apresentadas operam com pulsos de comandos assimétricos, uma vez que é adotada uma portadora dente-de-serra. Neste caso as transições de subida, ou de descida, das tensões de pólo dos três braços ocorrem simultaneamente, sincronizadas por um único relógio (*clock*), o que conduz a um conteúdo



Figura 5.2: Retificador boost trifásico com número reduzido de componentes.

harmônico (EMI) alto e/ou um aumento no tamanho dos indutores. Por fim, uma limitação inerente às três estratégias CUC apresentadas para realizações analógicas, está na velocidade de *reset* dos integradores para gerar portadora denta de serra, veja figura 4.13, devido, principalmente, à taxa de variação de tensão (*slew rate*) do amplificador operacional que realiza tal integrador (SMEDLEY, 1996). Dependendo do período de chaveamento, este intervalo causará um aumento inaceitável na taxa de DHT.

Este capítulo propõe uma estratégia CUC generalizada baseada nas técnicas de controle PWM contínua e descontínua, conceituadas segundo uma razão de distribuição μ dos vetores nulos, obtidos com os três braços ligados ao positivo ou ao negativo do barramento (BLASKO, 1997). A estratégia proposta utiliza PWM simétrico, obtido por gerador de portadora triangular, enquanto todas as estratégias CUC existentes utilizam PWM assimétrico, obtido por portadora dente-de-serra gerada. Com isso, problemas relativos ao *slew rate* no gerador de portadora dente-de-serra são eliminados. A estratégia proposta é verificada para o caso particular de μ igual a meio que, em conjunto com o uso do PWM simétrico, apresenta o melhor comportamento harmônico para índices de modulação de 0 a 0,91 (BLASKO, 1997).

O estudo da técnica CUC aplicada a retificadores *boost* trifásicos é feita em três partes. Inicialmente é apresentado um estudo do retificador *boost* bidirecional trifásico com base no modelo do valor médio (CHEN, 2005). Desse estudo se obtêm as equações necessárias ao entendimento da análise e síntese das estratégias CUC existentes e propostas. Em seguida é apresentado um resumo das estratégias CUC existentes para correção de fator de potência com retificadores *boost* trifásicos e, por fim, é proposta uma estratégia de controle com o objetivo de melhorar o desempenho das estratégias existente. A estratégia proposta é apresentada em duas versões, sendo uma híbrida e uma vetorial. As duas versões podem ser realizadas com controladores analógicos (PSpice) para verificação do estudo realizado no capítulo. Por fim, resultados experimentais para validação da estratégia proposta são obtidos tanto com implementação analógica quanto digital.

5.2 RETIFICADORES BOOST TRIFÁSICOS

No retificador *boost* da figura 5.1, $i_a i_b$ e i_c representam as correntes de entrada das fases *a*, *b*, e *c*, respectivamente; q_{ap} , q_{an} , q_{bp} , q_{bn} , q_{cp} e q_{cn} são os sinais de comando das chaves S_{ap}, S_{an}, S_{bp}, S_{bn}, S_{cp} e S_{cn}, respectivamente. Os sinais de comando para as chaves de um mesmo braço são complementares, i.e.,

$$t_{ONp} = T_S - t_{ONn}, \tag{5.1}$$

onde t_{ONp} é o tempo de condução da chave superior e t_{ONn} é o tempo de condução da chave inferior de cada braço, sendo T_S o período de chaveamento. Em termos da razão cíclica pode-se escrever

$$d_p = 1 - d_n \,. \tag{5.2}$$

5.2.1 Modelo do Valor Médio

O modelo do valor médio do retificador trifásico, válido para um período de chaveamento, é mostrado na figura 5.3. Os valores médios das tensões de pólo v_{AN} , v_{BN} e v_{CN} , num período de chaveamento, dependem da razão cíclica de cada chave, escritas em função das razões cíclicas das chaves inferiores, são dadas por

$$\begin{cases} v_{AN} = (1 - 2d_{an})E/2 \\ v_{BN} = (1 - 2d_{bn})E/2 \\ v_{CN} = (1 - 2d_{cn})E/2 \end{cases}$$
(5.3)

Por outro lado, as quedas de tensões médias entre os pólos A, B, e C e o neutro da rede, v_{AO} , v_{BO} e v_{CO} , respectivamente, são iguais às tensões de fase menos as quedas de tensões nos indutores

$$\begin{cases} v_{AO} = v_a - j\omega_G L \bar{i}_{La} \\ v_{BO} = v_b - j\omega_G L \bar{i}_{Lb} , \\ v_{CO} = v_c - j\omega_G L \bar{i}_{Lc} \end{cases}$$
(5.4)

onde *L* denota o mesmo valor para as indutâncias L_a , L_b e L_c , ω_G é a freqüência angular da rede, $2\pi f_G$, e \bar{i}_{La} , \bar{i}_{Lb} e \bar{i}_{Lc} são as correntes médias nos indutores num ciclo de chaveamento.

Normalmente, as impedâncias de L_a , L_b e L_c , na freqüência da rede, são muito pequenas. Consequentemente, as quedas de tensões nestes indutores, dadas por $j\omega L\bar{i}_L$, são, também muito pequenas se comparadas com as tensões de fase em questão (JIN, 2003).



Figura 5.3: Modelo do valor médio para o estágio de potência do retificador da figura 5.1.

Dessa forma, tais quedas podem ser negligenciadas, o que permite assumir a simplificação:

$$j\omega L\bar{i}_{L} = 0. ag{5.5}$$

Assim, considerando (5.5) em (5.4), as tensões médias v_{AO} , v_{BO} e v_{CO} podem ser considerados iguais às tensões de fase

$$\begin{cases}
v_{AO} = v_a = V_G \sin(\omega_G t) \\
v_{BO} = v_b = V_G \sin(\omega_G t - 2\pi/3), \\
v_{CO} = v_c = V_G \sin(\omega_G t + 2\pi/3)
\end{cases}$$
(5.6)

Para sistemas trifásicos equilibrados observa-se

$$v_a + v_b + v_c = 0, (5.7)$$

que, segundo (5.6), é equivalente a

$$v_{AO} + v_{BO} + v_{CO} = 0. (5.8)$$

As tensões nos nós A, B, e C referidas ao ponto de neutro "O" são dadas por

$$\begin{cases} v_{AO} = v_{AN} + v_{NO} \\ v_{BO} = v_{BN} + v_{NO} \\ v_{CO} = v_{CN} + v_{NO} \end{cases}$$
(5.9)

Combinando (5.8) e (5.9) chega-se a

$$v_{NO} = -\frac{1}{3} (v_{AN} + v_{BN} + v_{CN}).$$
(5.10)

Substituindo (5.7) em (5.6) e (2.10) em (2.9) resulta em

$$\begin{cases} v_{a} = v_{AN} - (v_{AN} + v_{BN} + v_{CN})/3 \\ v_{b} = v_{BN} - (v_{AN} + v_{BN} + v_{CN})/3 \\ v_{c} = v_{CN} - (v_{AN} + v_{BN} + v_{CN})/3 \end{cases}$$
(5.11)

Combinando-se (5.3) e (5.11) pode-se estabelecer a relação entre as razões cíclica d_{an} , d_{bn} , d_{cn} e as tensões de fase v_a , v_b , v_c .

$$\frac{E}{3} \begin{bmatrix} -2 & 1 & 1\\ 1 & -2 & 1\\ 1 & 1 & -2 \end{bmatrix} \begin{bmatrix} d_{an} \\ d_{bn} \\ d_{cn} \end{bmatrix} = \begin{bmatrix} v_a \\ v_b \\ v_c \end{bmatrix}$$
(5.12)

Uma vez que a matriz em (5.132) é singular, não existe solução única para este sistema (QIAO, 2003). Dessa forma, atribuindo-se um valor de *d* ou uma relação entre os valores de *d*, define-se uma estratégia de controle.

5.2.2 Modulação por Largura de Pulso

As formas de onda representativas do PWM assimétrico e do PWM simétrico são ilustradas na figura 5.4. São destacados os tempos de aplicação t_{01} e t_{02} dos vetores nulos no início (-E/2 - E/2 - E/2) e no final (E/2 E/2 E/2) do período de chaveamento para PWM assimétrico, figura 5.4 (a), ou nas extremidades e no centro do período de chaveamento para PWM simétrico, figura 5.4 (b). A relação entre o tempo t_{01} e o tempo total de aplicação dos vetores nulos, dado por

$$t_0 = t_{01} + t_{02} \,, \tag{5.13}$$

é referida, na literatura técnica com razão de distribuição do vetor nulo (*zero vector apportion ratio*), denotada por μ , calculada por

$$\mu = \frac{t_{01}}{t_0} = \frac{d_{01}}{d_0} \tag{5.14}$$

e representa a porção do vetor nulo que ocorre no início do período de chaveamento, para PWM assimétrico, ou nas extremidades do período de chaveamento, para PWM simétrico.



Figura 5.4: Modulação por largura de pulso baseado na razão de distribuição do vetor nulo μ : (a) pulsos assimétricos; (b) pulsos simétricos.

Nos dois casos, os vetores efetivos, representados pelos valores médios das tensões de pólo v_{AN} , v_{BN} e v_{CN} , são iguais, porém, com PWM simétrico se obtêm ondulações de corrente menores.

Por inspeção da figura 5.4, considerando uma estratégia vetorial na qual as correntes de fase de níveis superior, médio e inferior, a cada instante, são indexadas por H, M e L, respectivamente, as expressões para os intervalos de tempo t_{01} e t_{02} podem ser escritas por

$$t_{01} = d_H T_S (5.15)$$

e

$$t_{02} = T_S - d_L T_S. (5.16)$$

Manipulando (2.13)-(5.16), se obtém

$$\mu = \frac{d_H}{1 - d_L + d_H} \ . \tag{5.17}$$

Assim, para μ igual a 1 tem-se d_L igual a 1, que equivale a grampear em -E/2 o pólo da fase com menor valor de tensão v_L , ou, para μ igual a 0, tem-se d_H igual a 0, que equivale a grampear em E/2 o pólo da fase com maior valor de tensão v_H .

Finalmente, substituindo (5.17) em (5.12), é estabelecido um conjunto de relações generalizadas entre a tensão *E* do barramento cc, as razões cíclicas das chaves e as tensões de fase, tendo a razão μ como um parâmetro:

$$E\begin{bmatrix} \mu - d_{H} \\ \mu - d_{M} \\ \mu - d_{L} \end{bmatrix} = \begin{bmatrix} 2\mu & \mu & 0 \\ \mu - 1/2 & 3/2 & 1/2 - \mu \\ 0 & 1 - \mu & 2(1 - \mu) \end{bmatrix} \begin{bmatrix} v_{H} \\ v_{M} \\ v_{L} \end{bmatrix}$$
(5.18)

Que, para implementação digital, é dada por

$$\begin{bmatrix} d_{H} \\ d_{M} \\ d_{L} \end{bmatrix} = \begin{bmatrix} \mu \\ \mu \\ \mu \end{bmatrix} - \begin{bmatrix} 2\mu & \mu & 0 \\ \mu - 1/2 & 3/2 & 1/2 - \mu \\ 0 & 1 - \mu & 2(1 - \mu) \end{bmatrix} \begin{bmatrix} v_{H} \\ v_{M} \\ v_{L} \end{bmatrix} \frac{1}{E}.$$
(5.19)

As variáveis de entrada v_{H} , v_{M} e v_{L} , em (5.20) são as tensões de fase de maior valor, valor intermediário e menor valor, respectivamente. Duas formas possíveis de se realizar esta expressão são, (i) testar continuamente os sinais (positivos ou negativos) das tensões de fase v_{a} , v_{b} e v_{c} , para definir as tensões v_{H} , v_{M} e v_{L} , ou (ii) detectar a maior e a menor tensão de fase e, como uma combinação linear destas, obter uma tensão de modo comum, ou de seqüência zero.

5.2.3 Tensão de Modo Comum vs Razão de Distribuição µ

As tensões de pólo dos três braços com relação ao ponto médio dos capacitores são obtidas a partir de (5.4).

$$v_{H}^{*} = (1 - 2d_{H})\frac{E}{2}$$

$$v_{L}^{*} = (1 - 2d_{L})\frac{E}{2}$$
(5.20)

Onde $v_H^* e v_L^*$ são as tensões de pólo impostas às fases com valor máximo e valor mínimo em cada instante, respectivamente. Por outro lado, cada valor de μ está associado um valor de tensão de modo comum v_h que é somada às tensões de modulação v_H , $v_M e v_L$ de cada braço.

$$\begin{cases} v_{H}^{*} = v_{H} + v_{h} \\ v_{L}^{*} = v_{L} + v_{h} \end{cases}$$
(5.21)

Substituindo (5.21) em (5.20) e considerando a relação em (5.19) se obtém o sistema para obtenção da expressão de v_h .

$$\begin{cases} v_{H} + v_{h} = (1 - 2d_{H})E/2 \\ v_{L} + v_{h} = (1 - 2d_{L})E/2 \\ \mu = d_{H}/(1 - d_{L} + d_{H}) \end{cases}$$
(5.22)

Resolvendo (5.22) para v_h chega-se à expressão

$$v_{h} = E\left(\frac{1}{2} - \mu\right) - (1 - \mu)v_{H} - \mu v_{L}.$$
(5.23)

Para que seja utilizado apenas um multiplicador, a expressão (5.24) é reescrita como

$$v_{h} = \frac{E}{2} - v_{H} - \mu (E + v_{L} - v_{H}).$$
(5.24)

O diagrama simplificado para composição de v_h é apresentado na figura 5.5.



Figura 5.5: Diagrama para composição de v_h.

5.3 CONTROLE DE UM CICLO PARA RETIFICADORES BOOST TRIFÁSICOS

Nesta seção, são apresentadas as três estratégias CUC existentes, todas com realizações analógicas, usadas para o controle de filtros ativos, retificadores e inversores conectados à rede (geração distribuída). Inicialmente é apresentada a estratégia CUC Bipolar, que é a mais simples de todas. Em seguida, é apresentada a estratégia CUC Vetorial, que proporciona baixas perdas de comutação e um maior aproveitamento do barramento *cc-cc*. Por fim, é apresentada uma variação da estratégia CUC vetorial, para o retificador de dois braços, que possui um número reduzido de componentes.

5.3.1 Estratégia CUC Bipolar

Uma estratégia CUC, denominada pelos autores como estratégia CUC Bipolar (SPWM), foi apresentada em (QIAO, 2003). Tal estratégia considera o desacoplamento entre as fases, o que equivale ao caso de se ter os neutros da rede e do ponto médio do barramento *cc* interconectados, ou que o valor médio de v_{NO} em (5.9) igual a zero:

$$\frac{E}{2} \begin{bmatrix} 1-2d_{an} \\ 1-2d_{bn} \\ 1-2d_{cn} \end{bmatrix} = \begin{bmatrix} v_a \\ v_b \\ v_c \end{bmatrix}.$$
(5.25)

A determinação da lei de controle é feita substituindo $v_{a,b,c} = R_e i_{a,b,c}$, o que resulta em

$$v_{m} \begin{bmatrix} 1 - 2d_{an} \\ 1 - 2d_{bn} \\ 1 - 2d_{cn} \end{bmatrix} = \begin{bmatrix} R_{s}i_{a} \\ R_{s}i_{b} \\ R_{s}i_{c} \end{bmatrix},$$
(5.26)

onde R_S é a impedância de saída dos sensores e v_m é a tensão de controle

$$v_m = R_s \frac{E}{2R_e} \tag{5.27}$$

Para operação em malha aberta, a tensão modulante v_m , define a tensão de saída E.

Para operação em malha fechada, figura 5.6 (a), a tensão de controle v_m é obtida no regulador R_E e tem a função de controlar a amplitude da corrente de entrada e, com isso, manter a tensão do barramento controlada. No esquema para realização da estratégia, figura 5.6 (b), os três comparadores $Cmp_{a,b,c}$ realizam a igualdade, os sinais dos três sensores de corrente $R_{S.i_{a,b,c}}$ realizam o lado direito e a tensão de saída do gerador de portadora v_C realiza o lado esquerdo da lei de controle (5.26). A tensão v_m é obtida na saída do regulador PI, realizado por A_6 . As formas de onda significativas são apresentadas na figura 5.87.

148 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL TRIFÁSICO





(b)

Figura 5.6: Estratégia CUC bipolar: (a) Diagrama de controle. (b) Esquema para realização analógica.



Figura 5.7: Formas de onda representativas da estratégia CUC Bipolar: Sinais de tensão dos sensores de corrente R_{Siabc} e portadora v_C nas entradas dos comparadores PWM (superiores, 1 V/div.) e tensões de pólo (inferiores, 200 V/div.).

5.3.2 Estratégia CUC Vetorial

A estratégia CUC Vetorial (VPWM) considera setores de sessenta graus, ilustrados na figura 5.8. Em cada setor, dois braços comutam na freqüência de chaveamento, enquanto o pólo da fase de maior magnitude permanece conectado ao pólo positivo (E/2) ou ao pólo negativo (-E/2) do barramento *cc* (CHEN, 2005). A lei de controle dessa estratégia é dada a seguir:

Setores 1, 3, 5: $(\mu = 0)$

$$v_m \begin{bmatrix} 1 - d_M \\ 1 - d_L \end{bmatrix} = R_s \begin{bmatrix} 2 & 1 \\ 1 & 2 \end{bmatrix} \begin{bmatrix} -i_M \\ -i_L \end{bmatrix}; \quad d_L = 1$$
(5.28)

Setores 2, 4, 6: $(\mu = 1)$

$$v_m \begin{bmatrix} 1 - d_H \\ 1 - d_M \end{bmatrix} = R_s \begin{bmatrix} 2 & 1 \\ 1 & 2 \end{bmatrix} \begin{bmatrix} i_H \\ i_M \end{bmatrix}; \quad d_H = 1$$
(5.29)

Onde i_H , i_M e i_L são obtidos por uma lógica combinacional comandada pelo detector do setor de tensão ou corrente (FP \approx 1), e v_m é dada pela expressão abaixo.

$$v_m = R_s \, \frac{E}{R_e} \tag{5.30}$$

O diagrama de controle para essa estratégia é apresentado na figura 5.9 (a).

A realização analógica do controlador, ilustrada na figura 5.9 (b), implica no uso de três circuitos combinacionais: um para realização do detector do setor de tensão; um para rotação do vetor de entrada (correntes de entrada) e um para rotação do vetor de saída (multiplexação dos pulsos de comando). Além destes, são necessários três amplificadores inversores para gerar processamento das correntes nos setores ímpares em (5.28). Os dois comparadores $Cmp_{1,2}$ realizam a igualdade, a composição entre as correntes vetoriais i_1 e i_2 (obtidas por rotação dos três sinais dos sensores de corrente $R_{S.i_{a,b,c}}$ realizam o lado direito e a tensão de saída do gerador de portadora v_C realiza o lado esquerdo da lei de controle em (5.28) e (5.29). Algumas formas de onda, todas , todas significativas são apresentadas na figura 5.10.



Figura 5.8: Setorização para estratégia CUC vetorial com grampeaamento de fase.

5.3.3 Estratégia CUC para Retificador de Dois Braços

A lei de controle da estratégia CUC para o retificador de dois braços (QIAO, 2002) é obtida fazendo a razão cíclica d_{cn} , em (5.12), igual a 0,5, que resulta em

$$v_m \begin{bmatrix} 1 - 2d_{an} \\ 1 - 2d_{bn} \end{bmatrix} = R_s \begin{bmatrix} 2i_a + i_b \\ i_a + 2i_b \end{bmatrix}.$$
(5.31)

O diagrama de controle é ilustrado na figura 5.11 (a) e o esquema para controle analógico na figura 5.11 (b). Os dois comparadores $Cmp_{a,b}$ realizam a igualdade, os sinais dos $R_{S}.i_{a,b}$ realizam o lado direito e, a portadora v_C realiza o lado esquerdo da lei de controle (5.31). Na figura 5.12 são ilustradas formas de onda significativas.

Resultados de simulação para as três estratégias CUC existentes, não apresentados aqui, permitiram algumas conclusões:

A estratégia CUC Bipolar foi a que apresentou uma corrente de entrada com a menor taxa de DHT, enquanto a estratégia CUC com dois braços apresentou a maior taxa de DHT. Todas as estratégias apresentaram DHT inferiores a 4%.

A estratégia CUC Vetorial, se comparada com a estratégia CUC Bipolar, apresenta perdas de chaveamento reduzidas para 1/2 e os esforços de tensão reduzidos, pois permite operação com sobre-modulação, isto é, com índice de modulação $m \le 1,15$. Porém, esta estratégia apresenta níveis elevados de tensão de modo comum, principalmente para operação com baixos índices de modulação e ruído nas correntes de entrada no momento da transição de setor.

Retificador com dois braços: apropriado para aplicações em sistemas eletrônicos, industriais, comerciais, ou em subestações onde a qualidade da energia, o custo e a eficiência energética são concernentes. As principais desvantagens deste retificador são os esforços de

tensão a que são submetidos os dispositivos do circuito e a ondulação de corrente de entrada relativamente alta.



Figura 5.9: Estratégia CUC Vetorial: (a) Diagrama de controle. (b) Esquema para realização analógica.



Figura 5.10: Formas de onda representativas da estratégia CUC Vetorial: Sinais de tensão dos sensores de corrente $(2i_1+i_2)R_S e (i_1+2i_2)R_S e$ portadora v_C nas entradas dos comparadores PWM (superiores, 1 V/div.) e tensões de pólo (inferiores, 200 V/div.).



(a)



(b)

Figura 5.11: Estratégia CUC para retificador de dois braços: (a) Diagrama de controle. (b) Esquema para realização analógica.
A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL 153 TRIFÁSICO



Figura 5.12: Formas de onda representativas da estratégia CUC para o retificador de dois braços: Sinais de tensão dos sensores de corrente $R_{Si_{a,b}}$ e portadora v_C nas entradas dos comparadores PWM (superiores, 1 V/div.) e tensões de pólo (inferiores, 500 V/div.).

154 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL TRIFÁSICO

5.4 ESTRATÉGIA DE CONTROLE DE UM CICLO PROPOSTA

Nesta seção é proposta uma estratégia CUC generalizada, apresentada em duas versões, uma versão vetorial e uma versão híbrida, ambas concebidas com base na razão de distribuição μ . Em seguida, a estratégia generalizada, que funciona para qualquer valor de μ , é aplicada ao caso de se ter modulação contínua com μ igual a meio. Finalmente, para as duas versões resultantes, são concebidos controladores analógicos e digitais. Uma característica diferencial da estratégia CUC proposta, frente às estratégias CUC existentes é a operação com PWM simétrico, com utilização de portadora triangular no lugar da portadora dente de serra. Com isso, o problema com o *slew rate* é eliminado e a ondulação de corrente de entrada é minimizada para uma ampla faixa de índice de modulação.

Para verificação do estudo realizado no capítulo, resultados de simulação são obtidos com os quatro controladores resultantes, isto é, para os controladores analógicos e digitais nas versões híbrida e vetorial. Resultados experimentais para validação da proposta são obtidos com a implementação dos controladores analógico e digital da versão híbrida.

5.4.1 Estratégia CUC Generalizada Proposta: Versão Vetorial

A expressão (5.19) relaciona as tensões de entrada e de saída em função de μ e das razões cíclicas. Substituindo, v_a , v_b e v_c , por $R_e i_a$, $R_e i_b$ e $R_e i_c$, respectivamente, chega-se à lei de controle para a versão vetorial da estratégia CUC proposta:

$$v_{m} \begin{bmatrix} \mu - d_{H} \\ \mu - d_{M} \\ \mu - d_{L} \end{bmatrix} = \begin{bmatrix} 2\mu & \mu & 0 \\ \mu - 1/2 & 3/2 & 1/2 - \mu \\ 0 & 1 - \mu & 2(1 - \mu) \end{bmatrix} \begin{bmatrix} R_{S}i_{H} \\ R_{S}i_{M} \\ R_{S}i_{L} \end{bmatrix}$$
(5.32)

Por conveniência, a lei de controle em (5.32) é rearranjada para a utilização dos vetores transpostos das correntes de entrada e da matriz quadrada, isto é,

$$v_{m} \begin{bmatrix} \mu - d_{H} & \mu - d_{M} & \mu - d_{L} \end{bmatrix} = R_{S} \begin{bmatrix} i_{H} & i_{M} & i_{L} \end{bmatrix} \begin{bmatrix} 2\mu & \mu - 1/2 & 0\\ \mu & 3/2 & 1 - \mu\\ 0 & 1/2 - \mu & 2(1 - \mu) \end{bmatrix}.$$
 (5.33)

O diagrama de controle referente a essa lei é ilustrado na figura 5.13. Uma estratégia vetorial particular pode ser obtida por uma lei de formação dos setores e pelos valores atribuídos a μ em cada setor. Dependendo do valor atribuído, a portadora vai apresentar uma tensão de *offset* que pode torná-la simétrica (μ =0,5) ou assimétrica (μ ≠0,5). O bloco que segue a lógica de entrada tem a função de obter o vetor de entrada transposto.

Para o caso de se ter μ constante e igual a 0,5, a setorização adotada para a estratégia CUC é aquela mostrada na figura 5.14, e considera que o setor 1 vai de -30° a 30°, o setor 2 vai de 30° a 90° e assim sucessivamente. Aplicando μ = 0,5 em (5.32) e multiplicando esta por R_s , a lei de controle para a estratégia CUC pode ser estabelecida:

$$v_{m} \begin{bmatrix} 1 - 2d_{H} \\ 1 - 2d_{M} \\ 1 - 2d_{L} \end{bmatrix} = R_{s} \begin{bmatrix} 2 & 1 & 0 \\ 0 & 3 & 0 \\ 0 & 1 & 2 \end{bmatrix} \begin{bmatrix} i_{H} \\ i_{M} \\ i_{L} \end{bmatrix}.$$
 (5.34)

$$v_m = R_S \frac{E}{R_e} \tag{5.35}$$



Figura 5.13: Diagrama de controle para a estratégia CUC Vetorial Generalizada proposta.



Figura 5.14: Setorização para a estratégia CUC vetorial proposta.

156 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL TRIFÁSICO

No diagrama de controle para (5.34), ilustrado na figura 5.15, são empregadas três lógicas combinacionais, definidas na tabela 5.1, com as funções de: determinar o setor de tensão; realizar a rotação das correntes de entrada e das variáveis de saída. As formas de onda representativas são apresentadas na figura 5.16

As larguras dos pulsos na implementação digital, obtidas a partir de (5.34), são dadas por

$$\begin{bmatrix} d_{H} \\ d_{M} \\ d_{L} \end{bmatrix} = \begin{bmatrix} 1 \\ 1 \\ 1 \end{bmatrix} - \frac{R_{s}}{2v_{m}} \begin{bmatrix} 2 & 1 & 0 \\ 0 & 3 & 0 \\ 0 & 1 & 2 \end{bmatrix} \begin{bmatrix} i_{H} \\ i_{M} \\ i_{L} \end{bmatrix}.$$
 (5.36)



Figura 5.15: Diagrama de controle para a estratégia CUC Vetorial proposta.



Figura 5.16: Formas de onda representativas para a estratégia CUC vetorial proposta. Sinais dos sensores de corrente e da portadora triangular (superior, 1V/div.) e tensões de pólo (inferior, 200 V/div.).

		Setor					
		1	2	3	4	5	6
Vetor de entrada	i_H	i_c	i _a	i _a	i _b	i _b	<i>i</i> _c
	i_M	<i>i</i> _a	i_c	i _b	<i>i</i> _a	i_c	<i>i</i> _b
	i_L	i _b	i _b	i_c	<i>i</i> _c	<i>i</i> _a	<i>i</i> _a
Vetor de saída	q_{an}	q_M	q_H	q_H	q_M	q_L	q_L
	q_{bn}	q_L	q_L	q_M	q_H	q_H	q_M
	q_{cn}	q_H	q_M	q_L	q_L	q_M	q_H

Tabela 5.1: Mapa para realização dos circuitos combinacionais da versão vetorial da estratégia CUC proposta.

5.4.2 Estratégia CUC Generalizada Proposta: Versão Híbrida

Uma outra possibilidade de realização para a estratégia CUC Generalizada proposta é a versão híbrida, cujo princípio de funcionamento é realizado pela adição de uma tensão de comum às três tensões de referência de fase:

$$E\begin{bmatrix} 1-2d_{an}\\ 1-2d_{bn}\\ 1-2d_{cn}\end{bmatrix} = \begin{bmatrix} v_a\\ v_b\\ v_c\end{bmatrix} + \begin{bmatrix} v_h\\ v_h\\ v_h\end{bmatrix}$$
(5.37)

onde v_h , comumente denominada tensão de modo comum ou tensão de seqüência zero, obtida em (5.24), é expressa como uma função das tensões de fase máxima, $v_{máx}$, e mínima, $v_{mín}$, e da razão de distribuição μ :

$$v_{h} = \frac{E}{2} - v_{max} - \mu \left(E + v_{min} - v_{max} \right)$$
(5.38)

de forma a produzir o mesmo efeito que a versão vetorial.

A lei de controle para a estratégia CUC Híbrida Generalizada proposta é obtida substituindo v_a , v_b e v_c , por $R_e i_a$, $R_e i_b$ e $R_e i_c$, respectivamente, em (5.36) e (5.37), chega-se à lei de controle para a versão vetorial da estratégia CUC proposta:

$$v_{m} \begin{bmatrix} 1-2d_{an} \\ 1-2d_{bn} \\ 1-2d_{cn} \end{bmatrix} - \begin{bmatrix} R_{s}i_{h} \\ R_{s}i_{h} \\ R_{s}i_{h} \end{bmatrix} = \begin{bmatrix} R_{s}i_{a} \\ R_{s}i_{b} \\ R_{s}i_{c} \end{bmatrix},$$
(5.39)

onde, a tensão de modo comum, v_h , é substituída pela corrente de modo comum,

$$i_{h} = \frac{v_{m}}{2} - i_{max} - \mu^{*} (v_{m} + i_{min} - i_{max}).$$
(5.40)

A figura 5.17 ilustra o diagrama de controle da estratégia CUC Híbrida Generalizada, onde a referência μ^* define a estratégia que se deseja implementar.

158 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL TRIFÁSICO

Note que na equação (5.37) a tensão de modo comum v_h é somada às tensões de referência, no lado direito da equação. Já na lei de controle em (5.39), a corrente de modo comum i_h é subtraída do sinal da portadora v_C , no lado esquerdo da expressão. Dessa forma, no lugar de três somadores e da contaminação dos sinais de corrente, apenas um somador é empregado para realizar a subtração ($v_C - v_h$).

Para o caso de se ter μ constante e igual a 0,5, a lei de controle permanece igual àquela em (5.39), porém, o sinal de corrente de modo comum em (5.40) é simplificado para

$$i_h = -0.5(i_{min} + i_{max}).$$
(5.41)

O diagrama de controle da estratégia CUC Híbrida proposta é mostrado na figura 5.18 e foi obtido por simplificação do diagrama da figura 5.17.



Figura 5.17: Diagrama de controle para a estratégia CUC Híbrida Generalizada proposta.



Figura 5.18: Diagrama de controle para a estratégia CUC Híbrida proposta.

Tradicionalmente, a realização analógica de v_h é obtida de forma simples, com uma ponte de diodos trifásica (BLASKO, 1991), conforme ilustrado na figura 5.19 (a). Porém, neste trabalho, os níveis de tensão de entrada (sinais de tensão na saída dos sensores de corrente) variam de 0 a 5 V, que, por serem comparáveis com a queda de tensão nos diodos da ponte, não funcionam nestas condições. O esquema usado neste trabalho, para obtenção de i_h segundo (5.41) pode ser visto na figura 5.19 (b), onde a determinação de $i_{máx}$ e $i_{mín}$ é realizada pelos amplificadores operacionais A₁, A₂ e A₃ e componentes passivos associados, e opera sem distorção com entradas a partir de zero volt.



Figura 5.19: Circuito para obtenção da tensão de modo comum v_h para $\mu = 0.5$: (a) ponte retificadora trifásica e (b) circuito proposto para operação com baixos níveis de sinais.

5.4.3 Estudo da Estabilidade para as Estratégias CUC

A análise da estabilidade para os retificadores trifásicos controlados pela estratégia CUC Bipolar foi realizada em (QIAO, 2003) e, como resultado, concluiu-se que a estabilidade é garantida pela condição

$$L_{Bipolar} \ge \frac{R_{emáx}}{f_S} m_{máx} .$$
(5.42)

A condição de estabilidade para a estratégia CUC Vetorial, apresentada em (CHEN, 2005), é dada por

$$L_{Vetorial} \ge \frac{R_{emáx}}{f_S} \left(\frac{1}{2} - \frac{\sqrt{3}}{4} m_{min}\right).$$
(5.43)

Considerando-se que os retificadores operam com qualquer índice de modulação *m*, a expressão (5.42) é calculada para $m_{máx}$ =1, e a expressão (5.43) é calculada para m_{min} =0. Dessa

160 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL TRIFÁSICO

forma tem-se,

$$L_{Bipolar} \ge \frac{R_{emáx}}{f_S} \,. \tag{5.44}$$

$$L_{Vetorial} \ge \frac{R_{emáx}}{2f_s} \,. \tag{5.45}$$

A condição de estabilidade para a estratégia CUC proposta pode ser obtida a partir do resultado obtido para a estratégia CUC Bipolar (5.44). No caso de se utilizar portadora triangular, PWM simétrico, a derivada é o dobro da portadora dente-de-serra (figura 5.4). Assim, a condição de estabilidade para a estratégia proposta é dada por

$$L_{Pr\,oposta} \ge \frac{R_{emáx}}{2f_S} \,. \tag{5.46}$$

5.5 RESULTADOS DE SIMULAÇÃO E EXPERIMENTAIS

Ensaios de simulação foram realizados com a finalidade de estabelecer uma comparação entre as estratégias CUC existentes, estudadas na seção anterior, e a estratégia CUC proposta nesta seção e, em seguida, é projetado um protótipo do controlador proposto, com o qual serão obtidos resultados experimentais para confirmar o funcionamento da estratégia proposta.

5.5.1 Resultados de Simulação

Inicialmente são realizados ensaios de simulação para a estratégia CUC Vetorial proposta, onde os setores são determinados pelos sinais de corrente de entrada, e os sensores de tensão são eliminados.

A estratégia CUC Híbrida da proposta, que opera sem sensores de tensão de entrada e com controle simples é também investigada. Ensaios de simulação são realizados para comparação entre as estratégias CUC existentes e a proposta. Finalmente, são realizadas simulações das estratégias CUC existentes, operando com PWM simétrico e com PWM assimétrico, para verificar o desempenho de cada tipo de modulação. Todos os ensaios são realizados para índice de modulação m igual a 0,88. Salvo aviso em contrário, as especificações para todos os ensaios são as seguintes:

> Tensão de fase: $v_G = 110$ Vrms – 60Hz. $\rightarrow V_G = 155$ V. Tensão de saída: E = 350 V. $\rightarrow M = E/V_G = 2,26$ ou m = 0,88. Potência total de entrada: $P_{IN} = 1100$ W.

Magnitude da corrente de fase $I_G = 5$ A. Freqüência de chaveamento: $f_S = 10$ kHz.; Indutores *boost*: $L_{a,b,c} = 7$ mH.

A figura 5.20 apresenta resultados de simulação obtidos com a estratégia CUC Vetorial proposta com freqüência de chaveamento de 10 kHz. Na figura 5.20 (a) são ilustradas as correntes vetoriais $(2i_H+i_L)R_S$, $(2i_L+i_H)R_S$ e $3i_MR_S$ nas entradas do comparador PWM da figura 5.15. As formas de onda das correntes de entrada mostradas na figura 5.25 (b) apresentam uma taxa de DHT de 0,11%.

A figura 5.21 apresenta resultados de simulação obtidos com a estratégia CUC Híbrida proposta com freqüência de chaveamento de 10 kHz. A figura 5.21 (a) ilustra os sinais de corrente $(i_a+i_h)R_S$, $(i_b+i_h)R_S$ e $(i_c+i_h)R_S$ nas entradas do comparador PWM da figura 5.18. As formas de onda das correntes de entrada são apresentadas na figura 5.21 (b), a taxa de DHT obtida é de 0,24 %.

Foram realizados ensaios de simulação para verificar a mudança no desempenho das estratégias CUC existentes quando operando com PWM simétrico. As formas de onda de corrente para a estratégia CUC com grampeamento de fase e PWM assimétrico são apresentadas na figura 5.22 (a), com DHT de 3,1%, e com para PWM simétrico na figura 5.22 (b), com DHT de 0,9 %. De forma análoga, as formas de onda de corrente para a estratégia CUC bipolar com PWM assimétrico são apresentadas na figura 5.23 (b), com DHT de 0,34 %.

A estratégia CUC com grampeamento de fase com PWM simétrico não apresentou uma variação apreciável no nível de ondulação de corrente, no entanto, a taxa de DHT diminuiu de 3,1% para 0,9%. Já a estratégia CUC Bipolar com PWM simétrico apresentou uma redução significativa no nível de ondulação de corrente (EMI) e na taxa de DHT da corrente de entrada, que diminuiu de 1,1%, com PWM assimétrico, para 0,34%.

Se comparada com a estratégia CUC com grampeamento de fase, a estratégia CUC proposta apresentou uma redução no nível de ondulação de corrente maior que 50%, e uma redução significativa na taxa de DHT, de 3,37% para 0,24%. Uma vez que a estratégia CUC com grampeamento de fase apresenta perdas de chaveamento 50% menores que aquelas obtidas com a estratégia proposta, os resultados mostrados nas figuras 5.20, 5.21 e 5.23 sugerem a possibilidade de se reduzir a freqüência de chaveamento para a metade para se obter um mesmo nível de EMI entre essas estratégias.

162 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL TRIFÁSICO



Figura 5.20: Versão vetorial da estratégia CUC proposta com sensores de corrente apenas e f_s de 10 kHz. (a) sinais de corrente vetoriais, i_{H} , $i_M e i_L$, na entrada do PWM; (b) correntes de entrada, DHT de 0.11%.



Figura 5.21: Versão **híbrida** da estratégia CUC proposta com f_S de 10kHz. (a) sinais de corrente vetoriais, i_{H} , i_M $e i_L$, na entrada do PWM; (b) correntes de entrada, DHT de 0.24%..



Figura 5.22: Correntes de entrada. Estratégia CUC com grampeamento de fase. (a) com PWM assimétrico, DHT = 3.1%. (b) com PWM simétrico, DHT = 0.9%.



Figura 5.23: Correntes de entrada. Estratégia CUC Bipolar. (a) com PWM assimétrico, DHT = 1.11%. (b) com PWM simétrico, DHT = 0.34 %.

5.5.2 Resultados Experimentais

Resultados experimentais são apresentados a seguir com a finalidade de validar o esquema para realização da estratégia proposta. Todos os resultados foram obtidos para índice de modulação *m* igual a 0.88; com tensão de fase v_G de 110 Vrms; tensão de saída *E* de 350 V; potência de saída de 970 W; freqüência de chaveamento f_S de 10 kHz; e indutância *L* de 7 mH. A figura 5.40 ilustra o esquema geral do protótipo para a realização da estratégia CUC Híbrida proposta, onde, o amplificador A1 tem a função de compor o regulador (PI) da tensão de saída e cujos ganhos proporcional e integral são definidos, respectivamente, por R4 e C5A tensão de saída de referência é pré-definida internamente e vale 2.5V. O gerador de portadora é composto por A2, A3, Cmp8 e Q1 para o qual a freqüência de chaveamento é determinada por C6. A tensão de modo comum é gerada a partir dos sinais obtidos nas saídas dos sensores de corrente e processados por A5, A6 e A7. O amplificador operacional A8 realiza a subtração ($v_{Carrier} - v_h$), tal qual previsto em (5.36). Foram usados dois comparadores PWM por fase com a finalidade de igualar os tempos de atraso no processamento da variáveis de saída do controlador. O circuito integrado IR2132 é um driver trifásico de baixo custo na sua categoria.



Figura 5.24: Esquema do protótipo para a estratégia CUC Hibrida proposta.

164 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* BIDIRECIONAL TRIFÁSICO

De forma geral, o esquema mostrado na figura 5.24 é de baixo custo e muito simples de se implementar e fazer manutenção e/ou reparação. A figura 5.25 ilustra resultados experimentais preliminares para o controlador CUC Híbrido proposto com as correntes de entrada, figura 5.25 (a), e a tensão e a corrente da fase *a*, figura 5.25 (b), que resultou num fator de potência de 0,996 e a corrente apresentou uma taxa de DHT de 4,2%. A figura 5.26 ilustra formas de onda das tensões de pólo instantâneas e médias (filtradas com passa-baixa RC de primeira ordem) que confirmam a realização de μ igual 0,5 com PWM simétrico. Nas figuras 5.27 (a) e (b) são apresentadas, respectivamente, as formas de onda dos valores instantâneos e médios da tensão entre os neutros da rede e do ponto médio do barramento *cc*, gerado pela adição de v_h nas três fases.



Figura 5.25: Resultados experimentais para a estratégia CUC Híbrida proposta. (a) correntes de entrada (Vert.: 2 A/div.; Hor.: 5 ms/div.) e (b) tensão (40 V/div.) e corrente (1 A/div.) de fase, Hor.: 10 ms/div.



Figura 5.26: (a) tensões de pólo instantâneas (Vert.: 200 V/div.; Hor.: 100 us/div.) e (b) tensões de pólo filtradas (filtro RC, Vert.: 40 V/div.; Hor.: 10 ms/div.).



Figura 5.27: Tensão entre os neutros da rede e do ponto médio do barramento: (a) tensão homopolar instantânea (Vert.: 100 V/div.; Hor.: 0,1ms/div.) ; e (b) tensão homopolar filtrada (Vert.: 20 V/div.; Hor.: 5 ms/div.).

5.6 CONCLUSÕES

Neste capítulo, apresentou se um estudo das topologias bidirecionais meia ponte e ponte completa, utilizadas nos principais retificadores de potência. O estudo da ponte trifásica foi feito com base na razão de distribuição do vetor nulo μ . Expressões generalizadas de controle foram obtidas, tanto para a versão PWM Vetorial, quanto para a versão PWM Híbrida. Com base nesta expressão, foram concebidas duas estratégia CUC, obtidas pela atribuição de μ igual a meio (ótima para índices de modulação *m* entre 0 e 0,92), sendo uma estratégia analógica CUC vetorial VPWM e a outra Híbrida HPWM. Para os dois casos foram obtidas as expressões para realização com controle digital. Resultados de simulação, obtidos para as realizações analógicas, mostraram que tanto a realização analógica HPWM quanto a VPWM apresentaram desempenhos muito superiores àqueles obtidos por qualquer uma das estratégias CUC existentes.

Por questões de simplicidade e número reduzido de componentes, se optou pelas implementações da estratégia CUC HPWM, para a qual foi construído um protótipo analógico e escrito um programa para realização digital via DSP. Os resultados experimentais, obtidos tanto com a realização digital quanto com a realização analógica, confirmaram um baixo valor de DTH (menor que 5%) e um fator de potência muito próximo da unidade (maior que 0,99).

6 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRES NÍVEIS BIDIRECIONAL TRIFÁSICO

6.1 INTRODUÇÃO

O surgimento de inversores multiníveis de tensão (com três ou mais níveis) possibilitou a utilização de chaves de baixa-tensão em aplicações de média-tensão (NABAE, 1981; LAI, 1996; HABETLER, 1999; TEODORESCU, 1999; RODRIGUEZ, 2002). Esses inversores têm sido apresentados nos últimos anos como uma alternativa de alto desempenho frente às soluções convencionais (com dois níveis) para aplicações de baixas e médias tensões (STEIMER, 1999). Uma revisão geral das topologias multiníveis, incluindo as possibilidades de controle e as principais aplicações foi apresentada em (RODRIGUEZ, 2002).

Para aplicações de média-tensão e alta-potência, três topologias multiníveis foram propostas: capacitor flutuante ou grampeamento a capacitor (LAI, 1996; MEYNARD, 1992); grampeamento com diodos (NABAE, 1981); e multicélulas associadas em cascata com fontes *cc* separadas (LAI, 1996; HAMMOND, 1997; CENGELCI, 1998). Dentre elas, a topologia de três níveis com grampeamento a diodo (NPC: neutral point clamped) é a mais popular e tem sido extensamente utilizada em várias aplicações, que incluem condicionadores de energia (RENZ, 1999), retificadores com correção de fator de potência (CELANOVIC, 2002), compensadores de potência reativa (EKANAYANE, 1996; CHO, 1996) e filtros ativos (WONG, 2001). Estudos realizados mostraram que topologia NPC é melhor implementada com três níveis (ZHAO, 1995), ilustrada na figura 6.1. Ordens mais elevadas resultam num aumento significativo do número de componentes de potência e drivers (com alta tensão de isolação), aumento das perdas por condução ou uma conexão em série de diodos grampeadores, resultando num conversor unidirecional (CORZINE, 2002).



Figura 6.1: Topologia NPC.

168 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

Os benefícios do retificador trifásico de três níveis, quando comparado com o retificador de dois níveis, para operação com baixas tensões (570 V_{rms} ou 690 V_{rms}), foram analisados em (TEICHMANN, 2005). Os itens comparados foram: volume do filtro de entrada, número de componentes, perdas, custo e vida útil. Como resultado, se demonstrou que vale a pena considerar a solução de três níveis para aplicações de baixa tensão, principalmente se o que se deseja é qualidade de energia, pois apresenta a possibilidade de se reduzir o volume dos indutores e, com isso, aumentar a velocidade do sistema. Por outro lado, a topologia de dois níveis com IGBTs trabalham forçadas em aplicações de tensões médias (2,3 a 6,9 kV). Já as chaves como o MOSFET impossibilita o emprego dessa topologia em tais níveis de tensão. Dessa forma, para aplicações com tensões médias, não se pode estabelecer comparação entre estas topologias.

Na figura 6.1, a tensão *E* do barramento é dividida igualmente entre os capacitores $C_1 e C_2 e$ a tensão no ponto N é definida como tensão do ponto neutro (PN). Desta forma, a tensão de cada pólo pode assumir três valores distintos: *E*/2 com as chaves $S_{a1} e S_{a2}$ fechadas; "0" zero para as chaves $S_{a2} e S_{a3}$ fechadas e, -E/2 para as chaves $S_{a3} e S_{a4}$ fechadas.

As principais vantagens da topologia multinível NPC como retificador, além de reduzidos esforços de tensão, são: as correntes de entrada têm baixa distorção; o conversor pode operar com menor freqüência de chaveamento; a tensão de modo-comum é menor. Apesar das vantagens significativas, mencionadas em muitos trabalhos, a variação do potencial do PN é um problema inerente a esta topologia. Transitórios de carga e imperfeições nos padrões de chaveamento, entre outras perturbações, estão presentes na prática. Estas condições adversas produzem desequilíbrios na tensão do PN. Isto resulta em tensões assimétricas na carga, significativas no acionamento de motores, com aparecimento do segundo harmônico e sobrecarga dos semicondutores (OGASAWARA, 1993).

Neste capítulo é investigada uma estratégia de controle para o retificador NPC, baseada na técnica de controle de um ciclo, e uma abordagem do controle do equilíbrio do PN. Inicialmente é apresentada uma breve revisão do funcionamento da topologia NPC e, em seguida, é apresentada a síntese da estratégia de controle investigada. Resultados de simulação são obtidos para confirmação do estudo teórico desenvolvido.

6.2 A TOPOLOGIA NPC

Neste trabalho, a topologia NPC é usada como retificador com correção de fator de potência e com tensão de saída *cc* simétrica, capaz de manter tensões equilibradas, mesmo

com desequilíbrio de carga. A topologia do retificador é mostrada na figura 6.2, onde o desequilíbrio de carga ocorre sempre que R_1 for diferente de R_2 .

Inicialmente é apresentada uma breve análise da topologia NPC para modulação unipolar de tensão, isto é, dependendo da polaridade do sinal da referência, as tensões de pólo comutam entre o ponto N e uma das extremidades do barramento. As técnicas de modulação SPWM e HPWM são estudadas através do *modelo do valor médio* para o retificador NPC e de ensaios de simulação com a finalidade de caracterizar a estratégia HPWM principalmente frente a valores do índice de modulação *m*.

6.2.1 Modelo do Valor Médio

O estudo da topologia NPC, baseado na função de transferência do valor médio, considera como constante o valor das variáveis trifásicas (tensões e/ou correntes) num período de chaveamento. O estudo da função de transferência é suficiente para sintetizar e entender a estratégia de controle proposta. A tensão média do pólo do braço de três níveis com relação ao ponto neutro, num período de chaveamento T_S com modulação unipolar de tensão, veja figura 6.3, é dada por

$$v_{XN} = (\operatorname{sgn} x - d_{X(4 - \operatorname{sgn} x)}) \frac{E}{2} ,$$

$$d_{X(3 + \operatorname{sgn} x)} = 1 - \operatorname{sgn} x$$
(6.1)

onde $X = \{A, B, C\}$; sgn_X é igual a 0 ou 1, para valores de tensões de referência v_{XO} negativas ou positivas impostas ao pólo, respectivamente; $d_{X(4-sgnx)}$ e $d_{X(3+sgnx)}$ denotam as razões de



Figura 6.2: Retificador com tensões de saídas simétricas e carga desequilibrada.

condução das duas chaves inferiores, isto é, d_{X4} ou d_{X3} . Neste caso, os sinais de comando das chaves superiores q_{X1} e q_{X2} são complementares aos comandos das chaves inferiores q_{X3} e q_{X4} , respectivamente.

170 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

As tensões de pólo v_{AN} , v_{BN} e v_{CN} , com relação ao ponto de neutro N, são dadas por

$$\begin{cases} v_{AN} = (sgn_a - d_{a(4-sgn_a)})E/2; & d_{a(3+sgn_a)} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b(4-sgn_b)})E/2; & d_{b(3+sgn_b)} = 1 - sgn_b \\ v_{CN} = (sgn_c - d_{c(4-sgn_c)})E/2; & d_{c(3+sgn_c)} = 1 - sgn_c \end{cases}$$
(6.2)

Assim, uma chave comuta em alta freqüência e a outra permanece grampeada no bloqueio ou na condução. O mesmo vale para as chaves superiores.

O modelo do valor médio no ciclo de chaveamento para o estágio de potência é mostrado na figura 6.4, no qual as quedas de tensão v_{AO} , v_{BO} e v_{CO} , são as tensões médias nos nós A, B, e C, respectivamente, referidas ao ponto neutro da rede, "O", são iguais às tensões de fase menos as quedas de tensões nos indutores.

$$v_x = j\omega_G L i_x + v_{XO} \,. \tag{6.3}$$

onde $x = \{a, b, c\}$ sendo v_x a tensão de fase com relação ao neutro da carga/rede trifásico *O*; *L* denota o mesmo valor para as indutâncias L_a , $L_b \in L_c$; ω_G é a freqüência angular da rede, $2\pi f_G$, e i_{La} , i_{Lb} e i_{Lc} são as correntes médias nos indutores num ciclo de chaveamento. Normalmente, as impedâncias das indutâncias L_a , $L_b \in L_c$, na freqüência rede, são muito pequenas. Consequentemente, as quedas de tensões nestes indutores, dadas por $j\omega L\bar{i}_L$, são também muito pequenas se comparadas com as tensões de fase em questão (JIN, 2003). Desta forma, estas quedas podem ser negligenciadas, o que permite assumir a simplificação

$$j\omega Li_L = 0. ag{6.4}$$



Figura 6.3: Modelo para modulação unipolar: (a) Braço com três níveis; (b) modulação unipolar para referência positiva, $v_{XN} = (1 - d_{X3})E/2 > 0$; e (c) modulação unipolar para referência negativa, $v_{XN} = -d_{X4}E/2 < 0$.

Por outro lado, a relação entre as tensões da fase e tensões de pólo, é dada por

$$v_x = v_{XN} + v_{NO}$$
 (6.5)

Para sistemas balanceados verifica-se

$$v_{NO} = -\frac{1}{3}(v_{AN} + v_{BN} + v_{CN})$$
(6.6)

Substituindo (6.2) e (6.6) em (6.5) a função de transferência para o valor médio referente à topologia da figura 6.1 pode ser expressa da seguinte forma:

$$\frac{E}{6} \begin{bmatrix} -2 & 1 & 1\\ 1 & -2 & 1\\ 1 & 1 & -2 \end{bmatrix} \begin{bmatrix} d_{a(4-\operatorname{sgn}_{a})} \\ d_{b(4-\operatorname{sgn}_{b})} \\ d_{c(4-\operatorname{sgn}_{c})} \end{bmatrix} = \frac{E}{6} \begin{bmatrix} -2 & 1 & 1\\ 1 & -2 & 1\\ 1 & 1 & -2 \end{bmatrix} \begin{bmatrix} \operatorname{sgn}_{a} \\ \operatorname{sgn}_{b} \\ \operatorname{sgn}_{c} \end{bmatrix} + \begin{bmatrix} v_{a} \\ v_{b} \\ v_{c} \end{bmatrix}$$
(6.7)

Uma vez que a matriz quadrada em (6.7) é singular, não existe solução única para este sistema. Assim, atribuindo-se um valor de *d* ou uma relação entre os valores de *d*, define-se uma estratégia de controle.

6.2.2 PWM Seno-Triângulo (SPWM)

A estratégia mais simples é obtida com a modulação seno-triângulo, onde não há injeção de seqüência zero, e que é equivalente a interligar os neutros da carga e da rede. Dessa forma se promove o desacoplamento entre as fases com função de transferência dada por:

$$\begin{cases} v_a = (sgn_a - d_{a(4-sgna)})E/2; & d_{a(3+sgna)} = 1 - sgn_a \\ v_b = (sgn_b - d_{b(4-sgnb)})E/2; & d_{b(3+sgnb)} = 1 - sgn_b \\ v_c = (sgn_c - d_{c(4-sgnc)})E/2; & d_{c(3+sgnc)} = 1 - sgn_c \end{cases}$$
(6.8)

onde, o desacoplamento entre fases é obtido à custa de se operar com índices de modulação *m* menores ou iguais a um. De (6.8) pode-se concluir que são necessárias duas portadoras triangulares (ou dente-de-serra): uma para modulação com sinais de referência positivos, dada por $(1-d_{x3})E/2$ e outra para modulação com sinais de referência negativos, dados por - $d_{x4}E/2$.



Figura 6.4: Modelo do valor médio para o estágio de potência do retificador da figura 6.1. As razões cíclicas para realização digital são obtidas a partir de (6.8) e são dadas por

172 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

$$\begin{cases} d_{a(4-\operatorname{sgn} a)} = \operatorname{sgn}_{a} - 2v_{a}/E; & d_{a(3+\operatorname{sgn}_{X})} = 1 - \operatorname{sgn}_{a} \\ d_{b(4-\operatorname{sgn} 2)} = \operatorname{sgn}_{2} - 2v_{b}/E; & d_{b(3+\operatorname{sgn}_{X})} = 1 - \operatorname{sgn}_{b} \\ d_{c(4-\operatorname{sgn} 3)} = \operatorname{sgn}_{3} - 2v_{c}/E; & d_{c(3+\operatorname{sgn}_{X})} = 1 - \operatorname{sgn}_{c} \end{cases}$$
(6.9)

O diagrama de controle para a estratégia SPWM é ilustrado na figura 6.5 e um circuito para o gerador de portadoras, com amplitudes moduladas, é apresentado na figura 6.6.

6.2.3 PWM Híbrido

Partindo de (6.8), pode-se definir as fases x, y e z ordenadas pelo valor das razões cíclicas d_{min} , $d_{méd}$ e $d_{máx}$, respectivamente.

$$\begin{cases} v_x = (\text{sgn}_x - d_{min}) E/2 \\ v_y = (\text{sgn}_y - d_{méd}) E/2 \\ v_z = (\text{sgn}_z - d_{máx}) E/2 \end{cases}$$
(6.10)

Da literatura técnica, pode-se afirmar que existe um valor da tensão de modo comum v_h que, aplicado às três fases, controla a relação μ entre a aplicação de dois vetores pequenos redundantes.



Figura 6.5: Modulação seno-triângulo.



Figura 6.6: Gerador de portadora com amplitude modulada.

$$\begin{cases} v_x + v_h = (\operatorname{sgn}_x - d_x) E/2 \\ v_y + v_h = (\operatorname{sgn}_y - d_y) E/2 \\ v_z + v_h = (\operatorname{sgn}_z - d_z) E/2 \end{cases}$$
(6.11)

Na figura 6.7 é ilustrado o princípio de funcionamento da modulação senotriângulo, onde as razões cíclicas d_x , d_y e d_z referem-se às chaves inferiores de cada braço conforme definido em (6.1). Nesta figura, os vetores pequenos redundantes -1-10 e 001 são redistribuídos devido à injeção da tensão de modo comum v_h .



Figura 6.7: Modulação por largura de pulso baseado na razão de distribuição do vetor nulo μ com pulsos simétricos.

174 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

Neste estudo a duração do intervalo de aplicação do vetor redundante, no centro do período de chaveamento, é obtida como uma fração do período total de aplicação dos vetores redundantes:

$$\mu = \frac{t_{P2}}{t_P} = \frac{d_{P2}}{d_P} \tag{6.12}$$

Onde t_{P2} é o intervalo de aplicação do vetor pequeno no centro do período de chaveamento, dado por

$$t_{P2} = (1 - d_z)T_S, (6.13)$$

e t_P é o intervalo total de aplicação dos vetores pequenos, dado por

$$t_p = t_{p_1} + t_{p_2}, (6.14)$$

onde t_{PI} é o intervalo de aplicação do vetor pequeno nas extremidades do período de chaveamento, dado por

$$t_{P1} = d_x T_S \tag{6.15}$$

Substituindo (6.15) e (6.143) em (6.154), obtém-se a duração total de aplicação dos vetores pequenos:

$$t_P = T_S (1 + d_x - d_z) \tag{6.16}$$

Finalmente, substituindo (6.13) e (6.16) em (6.12) obtém-se a razão de distribuição μ dos vetores pequenos:

$$\mu = \frac{1 - d_z}{d_x + 1 - d_z} \tag{6.17}$$

6.2.4 Tensão de Modo Comum v_h

Manipulando as expressões (6.10) e (6.11), considerando apenas $d_{máx}$ e d_{min} em (6.10), chega-se a

$$\begin{cases} v_h = (d_{min} - d_x)E/2\\ v_h = (d_{max} - d_z)E/2 \end{cases}$$
(6.18)

Substituindo (6.17) em (6.18), se chega à expressão da tensão de modo comum v_h , dada por

$$v_h = [\mu(1 + d_{min} - d_{max}) - (1 - d_{max})]E/2, \qquad (6.19)$$

que é função das razões cíclicas máximas e mínimas e do μ aplicado. A figura 6.8 ilustra o diagrama para obtenção de v_h .

As razões cíclicas em (6.9) podem ser reescritas da seguinte forma:

$$\begin{cases} d_{a(4-sgna)} E/2 = sgn_a E/2 - v_a \\ d_{b(4-sgnb)} E/2 = sgn_b E/2 - v_b \\ d_{c(4-sgnc)} E/2 = sgn_c E/2 - v_c \end{cases}$$
(6.20)

O diagrama para determinação de v_h , incluindo a determinação das razões cíclicas máximas e mínimas, é mostrado na figura 6.9. Os comparadores *sign*() definem a soma, ou não, da variável *E*/2 para compor, com base em (6.20), cada razão cíclica.

A seguir são apresentados resultados obtidos por simulação (em C) para a estratégia HPWM para três valores de μ e para 6 valores de índice de modulação: $\mu = \{0; 0,5; 1\}$ e $m = \{0,2; 0,4; 0,6; 0,8; 1,0; 1,15\}$. O objetivo de se realizar estes ensaios é verificar as formas de onda das tensões de modo comum em função do valor do índice de modulação e do valor de μ . Com isto se podem tirar algumas conclusões. Nestes ensaios o equilíbrio do PN foi mantido com o uso de duas baterias no lugar de dois capacitores. Isto para se verificar o comportamento da tensão de modo comum de forma isolada.



Figura 6.8: Diagrama para obtenção de v_h .



Figura 6.9: Diagrama para obtenção das razões cíclicas máximas e mínimas em (6.20).

176 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

Nas figuras 6.10 e 6.11 são mostradas a formas de onda representativas da estratégia HPWM para m igual a 1,15 e 1, respectivamente. Onde as variáveis apresentadas são: tensão da fase a (cinza) e as tensões médias de modo comum (negrito) e de pólo







(c) $\mu = 0.5$.

Figura 6.10: Tensões de fase (cinza), de modo comum (negrito) e de pólo (tracejado) para m = 1,15(p.u.).



(c) $\mu = 0.5$.

Figura 6.11: Tensões de fase (cinza), de modo comum (negrito) e de pólo (tracejado) para m = 1(p.u.).

(tracejado), obtidas com filtros passa-baixa. Nas figuras 6.12 e 6.13 são ilustradas as formas de onda para m igual a 0,8 e 0,6, e nas figuras 6.14 e 6.15, os resultados obtidos para m igual a 0,4 e 0,2.



(a) $\mu = 1$.



(b) $\mu = 0$.



(c) $\mu = 0.5$.

Figura 6.12: Tensões de fase (cinza), de modo comum (negrito) e de pólo (tracejado) para m = 0.8(p.u.).



(a) $\mu = 1$.



(b) $\mu = 0$.



(c) $\mu = 0.5$.

Figura 6.13: Tensões de fase (cinza), de modo comum (negrito) e de pólo (tracejado) para m = 0.6(p.u.).

178 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO











(b) $\mu = 0$.



(c) $\mu = 0.5$.



(b) $\mu = 0$.





Figura 6.15: Tensões de fase (cinza), de modo comum (negrito) e de pólo (tracejado) para m=0,2(p.u.).

Na figura 6.16 são mostradas a formas de onda para a tensão de modo comum (p.u.), obtidas com μ igual a 0,5 e normalizada em relação à metade do barramento, E/2. A figura 6.17 ilustra as tensões de modo comum relativas, definidas como a razão entre a tensão de modo comum e a magnitude da tensão de fase, isto é, $v_{hrelativa} = v_h / V_G$. considerando que V_G é dada por mE/2, pode se escrever:

$$v_{hrelativa} = \left[\mu(1 + d_{min} - d_{max}) - (1 - d_{max})\right]/m$$
(6.21)

Pode-se notar que tensão de modo comum relativa é maior para baixos índices de modulação. Com isto, fica claro que o melhor desempenho, em relação à tensão de modo comum, é obtido para índices de modulação mais elevados.



Figura 6.16: Valor médio da tensão de modo comum normalizada, obtida para μ igual a 0,5.



Figura 6.17: Valor médio da tensão de modo comum relativa para μ igual a 0,5, obtida como a razão entre a tensão de modo comum e a magnitude da tensão de fase.

Devido à modulação PWM unipolar, à medida que a razão de distribuição do vetor médio μ se afasta de 0,5, um dos capacitores do barramento passa a ser mais requisitado, produzindo um desequilíbrio do PN.

As técnicas com grampeamento (μ igual a 0 ou 1) apresentam mais vantagens para operação com índices de modulação próximos de 1, pois apresentam uma maior eficiência e uma tensão de modo comum relativa menor (figura 6.17). Para valores pequenos de índice de modulação *m* é produzido um nível elevado de tensão de modo comum com conseqüente aumento do conteúdo harmônico de corrente, quando empregado com retificador ou filtro ativo, e aumento da tensão no eixo do motor, quando empregado em acionamento. Porém, os benefícios de rendimento elevado e baixos esforços de tensão nas chaves, ou máximo nível de utilização do barramento, são mantidos com as estratégias de controle por grampeamento para qualquer valor de *m*.

6.2.5 Capacidade de Balanceamento cc na Carga

Para verificação da capacidade de compensação de desequilíbrio do PN aplicou-se μ igual a 1 e variou-se a relação entre R₁ e R₂ (figura 6.2) até que a tensão do PN permaneça equilibrada. Ensaios de simulação resultaram na curva ilustrada na figura 6.18, que relaciona o índice de modulação *m* com a capacidade de balanceamento do PN, denominada aqui como *curva de capacidade de compensação da tensão do PN*. Onde a ordenada representa o razão entre os valores das resistências de saída R₁/R₂ que, para tensões em equilíbrio $V_{CI} = V_{C2}$, refletem a razão entra as potências nestes resistores.

6.2.6 Ondulação de Corrente

Para verificação do conteúdo harmônico foram levantadas as formas de onda de corrente de entrada para as estratégias HPWM com μ igual a 1 e μ igual a 0,5, e SPWM. Para



Figura 6.18: Capacidade de balanceamento cc na carga em função de m (p.u.).

tanto foram obtidos resultados para *m* igual a 0,3, 0,6, e 1, ou seja, para $m = \{0,3; 0,6; 1,0\}$ e $\mu = \{1; 0,5; \text{SPWM}\}.$

Os resultados de simulação (C++) são mostrados nas figuras 6.19 a 6.21. Para os três valores de *m* simulados, a estratégia HPWM apresentou o menor conteúdo harmônico de corrente. De forma qualitativa, por inspeção visual, a estratégia HPWM com μ = 0,5 tem menor conteúdo harmônico que as estratégias VPWM (com μ = 1 ou 0) e SPWM.





Os resultados apresentados nas figuras 6.19 a 6.21 foram obtidos para uma mesma freqüência de chaveamento. Um estudo realizado por (BRÜCKNER, 2003) mostra que, se consideradas

as perdas por comutação e o nível de ondulação de corrente (EMI), a estratégia HPWM é superior às demais estratégias para *m* de 0 a 1 e, para índices de modulação acima de 1, a estratégia com grampeamento (VPWM) apresenta melhor desempenho que a estratégia HPWM.

6.3 TÉCNICAS DE CONTROLE PARA A TOPOLOGIA NPC

Estratégias de controle que operam com freqüência de chaveamento $_{fS}$ muito mais elevadas que a freqüência da fundamental f_G ($f_S > 21f_G$), são estudadas neste trabalho. Estratégias que operam à freqüências de chaveamento mais baixas produzem formas de onda retangulares com considerável conteúdo harmônico. Dentre estes se pode citar a estratégia de controle com eliminação seletiva de harmônicos (SIRISUKPRASERT, 2000).

As estratégias mais populares para o controle das variáveis trifásicas nos conversores multiníveis, com implementações analógica ou digital, são: estratégias senotriângulo (SPWM), que é a estratégia mais simples (HAMMOND, 1997; TOLBERT, 1999); estratégias vetoriais (SVPWM) e as estratégias hibridas (HPWM), esta, com características das duas estratégias anteriores (CELANOVIC, 1999; WU, 2001; OLIVEIRA, 2004),.

Uma revisão unificada da modulação vetorial, para inversores de dois e três níveis, foi apresenta em (PINHEIRO, 2002), onde foram analisadas cinco topologias fundamentais de inversores de tensão: ponte completa monofásica, ponte trifásica com três ou quatro fios, ponte trifásica com quatro braços, e ponte trifásica três níveis. Em (JIN, 2005) foram apresentadas quatro estratégias de controle vetorial para filtros ativos paralelos, obtidas com a técnica de Controle de Um Ciclo (CUC), cujas principais vantagens conseguidas foram estabilidade, simplicidade e custo.

Várias técnicas com multiportadoras, baseadas na modulação seno-triângulo clássica, foram desenvolvidas para reduzir a distorção harmônica em inversores multiníveis. Alguns destes métodos utilizam portadoras com amplitudes variadas e outros recorrem a variações de fase entre as mesmas (TOLBERT, 1999). Um procedimento muito comum tem sido a injeção de uma tensão de terceiro harmônico às três tensões de referências fases, denominada tensão de modo comum, também chamada tensão de seqüência zero, ou componente homopolar, para aumentar a utilização do barramento e produzir menor conteúdo harmônico (HAMMOND, 1997; HILL, 1999; RODRIGUEZ, 2002). Em (OLIVEIRA, 2004) foi apresentado um controlador híbrido para inversor que utiliza o conceito de razão de distribuição dos vetores pequenos μ , com dedução de uma expressão generalizada para a

tensão de modo comum para inversores multiníveis onde, além das baixas perdas devido ao grampeamento de tensão, o equilíbrio do PN é obtido automaticamente com a aplicação alternada de $\mu = 1$ e $\mu = 0$.

OJO (2007) propôs um controle para um retificador operando com impedâncias de rede/linha balanceadas e desbalanceadas, onde se obtém fator de potência próximo de um, para condição balanceada, ou nível de potência equilibrado para condição de desbalanceamento. A estratégia de controle proposta é realizada no domínio do tempo, utilizando as variáveis naturais (tensões e correntes trifásicas) do conversor; dessa forma, um volume relativamente grande de processamento se faz necessário. Expressões analíticas complexas produzem um atraso na resposta do controle digital e tornam proibitiva a implementação de uma versão analógica desta solução.

Para se escolher uma estratégia de controle se faz necessário considerar alguns aspectos inerentes à aplicação da topologia NPC, tais como custo, nível de emissão eletromagnética, volume dos componentes passivos do circuito de potência, tensão de modo comum e nível de acuracidade requerida para o balanceamento do PN.

Para acionamento de motores e outras cargas indutivas, o nível EMI e o volume dos componentes passivos não constituem um problema uma vez que a carga, por si mesma, apresenta uma significativa reatância indutiva, suficiente para "alisar" a corrente de modo que o nível EMI pode ser desprezado. Isto permite um grau de liberdade no controle da tensão do PN. Já para retificadores, filtros ativos e inversores conectados à rede, o nível de tensão em modo comum é preterido ao volume dos indutores e ao nível EMI, que dependem da estratégia de controle e do tipo de modulação empregados.

6.3.1 Controle da Tensão de Ponto Neutro.

Vários métodos de controle têm sido propostos para corrigir desbalanceamento entre as tensões dos capacitores $C_1 e C_2$ do barramento, de forma a manter o PN equilibrado (LIU, 1991; OGASAWARA, 1993, STEINKE, 1992, SEO, 2001; HYUN, 2001; CELANOVIC, 2000; ZHOU, 2001). Para estratégias com modulação vetorial, a maioria destes métodos é baseada na aplicação dos vetores redundantes (SEO, 2001; HYUN, 2001; CELANOVIC, 2000; ZHOU, 2001). Dependendo do vetor redundante aplicado, a energia entregue à carga é fornecida pelo capacitor superior ou inferior do barramento. Como a caracterização do potencial do PN com os vários estados de chaveamento é relativamente

184 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

complexa, equilibrar a tensão do PN com o método de seleção de estados redundantes não é imediato.

Em (OGASAWARA, 1993) é apresentada uma solução analítica das variações da tensão do PN baseada na injeção de tensão de seqüência zero. Porém, como as mudanças nas tensões de referências, devido à adição da tensão de modo comum, não foram levadas em conta na expressão analítica para a tensão do PN, o resultado obtido não é exato e pode interferir significativamente no desempenho do controlador.

O regulador para balanceamento do PN geralmente é feito com base no erro de tensão do PN ou pela corrente do PN num ciclo de chaveamento. A atuação de controle é feita por histerese de tensão (erro do PN) com modulação descontínua (μ =0; μ =1) ou por modulação contínua, aplicação de valores intermediários de μ .

Em (PENG, 1994) se demonstrou que a topologia NPC não pode ter balanceamento do PN sem sacrifício da qualidade das tensões e/ou correntes de saída. O mesmo autor (PENG, 1996) sugere ainda que os problemas de desbalanceamento do PN podem ser resolvidos pelo emprego de conversores *ca-ca* com duas topologias NPC (o retificador e o inversor) dando prioridade ao desempenho de um destes. Outros trabalhos (STEIMER, 1993; CAMPAGNA, 1991; CHOI, 1991) sugerem ainda o uso de um circuito adicional para balanceamento do PN. Esta solução tem sido corriqueiramente adotada atualmente pela indústria (AKAGI, 2007).

Em (BRENDE, 2006) foi apresentada uma estratégia para balanceamento do PN de um retificador válido para qualquer índice de modulação. Resultados satisfatórios foram obtidos nesse trabalho, de forma que podem ser usados capacitores menores e, ainda assim, manter a qualidade do retificador. A solução apresentou relativo esforço computacional e foi realizada via DSP. Expressões analíticas exatas, em função do índice de modulação, são apresentadas para as correntes injetadas no PN. Reguladores de excelente desempenho e estabilidade podem ser projetados para equilibrar o PN.

Alguns autores apresentaram soluções para acionamento de máquinas com a topologia NPC. Em (KIM, 2001) utilizou vetores redundantes para obter acionamento de um motor de indução com uma tensão de modo comum reduzida. O esquema é realizado apenas com a introdução de uma defasagem de 180° entre as portadoras PWM superior e inferior. Como se trata de uma carga fortemente indutiva, o nível de EMI pode ser negligenciado. O equilíbrio do PN é controlado através da histerese de tensão, com saturação da tensão de offset adicionada (μ =1 ou μ =0) às três fases. Esta solução reduziu a corrente de dispersão e a

tensão elétrica no eixo do motor. Porém, para filtros ativos e retificadores o nível de EMI da solução proposta é o dobro daquele para operação seno-triângulo.

Uma solução de controle com transformada dq e controle do NP por histerese de tensão com saturação da tensão de off-set adicionada (μ =1 ou μ =0) foi apresentada em (BRANDO, 2002). Em uma solução apresentada por (KLABUNDE, 1994) o controle da tensão do PN é feito ou pelo retificador (tipo VIENNA, no caso), ou pelo inversor (NPC), ou por ambos. Verificou-se que a DHT da corrente é menor se o inversor não satura e o retificador também participa do balanceamento do PN. Por outro lado, se o inversor satura, o PN é mantido à custa de um aumento da DHT. O controle da tensão no PN é baseado na diferença das tensões nos dois capacitores, o que produz uma resposta lenta com ondulações de tensão no PN.

Em (ESPINOZA, 2005) investigou se o acionamento de máquinas à velocidade variável e desenvolveu um modelo espaço-estado linearizado no referencial *odq*, sendo a componente homopolar usada para controlar o equilíbrio no PN. A estratégia é baseada na aplicação de nível de tensão *cc* nas portadoras de forma a compensar desvios no PN para qualquer índice de modulação. Porém, o processamento de sinais é ainda extenso e a tensão do PN apresenta ondulação no terceiro harmônico, porém com média nula para um período da rede. Em (YACOUBI, 2005) foi apresentado num modelo em espaço-estado linearizado, nas coordenadas *odq* para o retificador (com neutro interligado por uma quarta indutância), onde a componente homopolar é usada para equilíbrio PN e as componentes *dq* controlam as correntes de fase (via DSP).

Em (SONG, 2003) foi proposta uma estratégia de controle para acionamento de MI que zera o erro da tensão do PN a cada período de chaveamento. Foi obtida expressão analítica da tensão de off-set, aplicada às três fases, que é baseada na corrente no PN. Porém, tal esquema apresenta restrição de controlabilidade em função do índice de modulação e do ângulo de carga.

6.4 ESTRATÉGIA CUC PROPOSTA

Uma vez que a estratégia de controle proposta aqui é obtida da técnica CUC, é conveniente apresentar um breve resumo das quatro estratégias CUC existentes para filtros ativos paralelos, e que são diretamente aplicadas a retificadores (JIN, 2005):

Estratégia CUC I: opera com grampeamento (60°) da fase intermediária enquanto as outras duas fases comutam entre o ponto central e uma das extremidades do barramento

186 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

(modo unipolar de tensão);

Estratégia CUC II: opera com grampeamento (60°) da fase intermediária enquanto as outras duas fases comutam entre as extremidades do barramento (modo bipolar de tensão);

Estratégia CUC III: opera com a topologia com dois braços, com uma fase conectada ao ponto central do barramento;

Estratégia CUC IV: opera com a fase de maior módulo grampeada (60°), a fase de menor módulo opera no modo de tensão unipolar (30°) e a fase de módulo intermediário é comutada no modo de tensão bipolar.

As duas primeiras estratégias apresentam um barramento mínimo de 3 vezes a tensão de fase; na terceira estratégia, a tensão do barramento deve ser no mínimo $2\sqrt{3}$; e a última estratégia apresenta um valor mínimo de barramento igual a $\sqrt{3}$. Embora um dos desafios no controle de conversores trifásicos três níveis seja manter balanceado o PN, em (JIN, 2005) é demonstrado analiticamente que, para as estratégias CUC apresentadas, o balanceamento do PN ocorre automaticamente.

6.4.1 Estratégia CUC SPWM

Para retificadores multinível, a estratégia CUC mais simples é a SPWM (com modulação seno-triângulo). Substituindo $v_G = R_e i_G$ na equação (6.8) chega-se a

$$\begin{cases}
 i_{a} = (\text{sgn}_{a} - d_{a(4-\text{sgn}a)}) \frac{E}{2R_{e}} \\
 i_{b} = (\text{sgn}_{b} - d_{b(4-\text{sgn}2)}) \frac{E}{2R_{e}} \\
 i_{c} = (\text{sgn}_{c} - d_{c(4-\text{sgn}3)}) \frac{E}{2R_{e}}
 \end{cases}$$
(6.22)

Uma vez que os sensores produzem sinais de tensão v_{Sa} , v_{Sb} e v_{Sc} , obtidos pelo produto das correntes pelas resistências de saída dos sensores, isto é, v_S ,= $R_S i_a$, a expressão (6.22) pode ser reescrita como

$$\begin{cases} R_{s}i_{a} = (\text{sgn}_{a} - d_{a(4-\text{sgn}a)})v_{m} \\ R_{s}i_{b} = (\text{sgn}_{b} - d_{b(4-\text{sgn}2)})v_{m} \\ R_{s}i_{c} = (\text{sgn}_{c} - d_{c(4-\text{sgn}3)})v_{m} \end{cases}$$
(6.23)

onde v_m é a variável de controle que, para operação em malha aberta é dada por

$$v_m = \frac{R_s E}{2R_e} \tag{6.24}$$

e, para operação em malha fechada, é obtida na saída do regulador (PI) da tensão de barramento *E*. A expressão (6.22) é traduzida por uma realimentação de corrente (lado esquerdo) e um bloco gerador de portadoras com amplitudes moduladas por v_m (lado direito). O diagrama dessa estratégia é ilustrado na figura 6.22.

6.4.2 Estratégia CUC Híbrida Proposta

Uma técnica PWM muito empregada é aquela baseada na razão de distribuição do vetor nulo para conversores de dois níveis (ALVES; 1991; BLASKO, 1997) e na razão de distribuição dos vetores pequenos, para conversores de três níveis (OLIVEIRA, 2004). Os resultados de simulação nas figura 6.19 a 6.21 confirmaram que a estratégia HPWM com μ =0,5 apresentou um menor conteúdo harmônico de corrente. Desta forma, com base nos resultados obtidos na subseção anterior, a realização da estratégia HPWM é facilmente implementada. Para tanto basta injetar a tensão de modo comum em cada fase:

$$\begin{cases} v_{Sa} + v_h = (\operatorname{sgn}_a - d_{a(4-\operatorname{sgn} a)})v_m \\ v_{Sb} + v_h = (\operatorname{sgn}_b - d_{b(4-\operatorname{sgn} 2)})v_m \\ v_{Sc} + v_h = (\operatorname{sgn}_c - d_{c(4-\operatorname{sgn} 3)})v_m \end{cases}$$
(6.25)

O diagrama para obtenção de v_h é ilustrado na figura 6.23 e foi obtido por adaptação do diagrama apresentado na figura 6.8. Aqui, a tensão de modo comum v_h é obtida a partir das tensões dos sensores de corrente R_{Si_a} , R_{Si_b} e R_{Si_c} e da tensão de controle v_m . Notar que, no



Figura 6.22: Estratégia CUC SPWM para o retificador NPC.

188 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

diagrama da figura 6.8, a tensão de modo comum foi obtida a partir das tensões de fase v_a , v_b e v_c e da tensão de barramento *E*. Conseqüentemente, na estratégia CUC proposta não há necessidade de sensores de tensão de rede.

A estratégia para manter o equilíbrio entre as tensões dos capacitores, ou ponto de neutro é variar o valor de μ em torno do valor ótimo μ_0 =0,5. No diagrama ilustrado na figura 6.23, o valor de μ é obtido como a soma de um valor fixo μ_0 com um sinal obtido na saída do regulador do ponto de neutro $\Delta \mu$. Para operação com carga equilibrada, μ permanece igual a meio, operando com conteúdo harmônico ótimo. Na ocorrência de um desequilíbrio de carga, isto é, para potências em R₁ e R₂ diferentes, o valor de μ é deslocado no sentido de equilibrar as tensões nos capacitores pela distribuição assimétrica dos vetores pequenos. Quanto maior for esta assimetria, maior será o desvio de μ a partir de meio. Como conseqüência tem-se um aumento do conteúdo harmônico de corrente, porém as tensões se mantêm equilibradas. A capacidade de equilíbrio depende, basicamente, do índice de modulação, conforme mostrado na figura 6.18. O diagrama de controle para a estratégia proposta é apresentado na figura 6.24 e o esquema para realização analógica dessa estratégia é ilustrado na figura 6.25.

6.5 RESULTADOS DE SIMULAÇÃO

Resultados de simulação (C++) são obtidos para se verificar o desempenho da estratégia HPWM proposta. São aplicados transitórios de potência e de distribuição de potência entre as cargas R₁ e R₂. Um mínimo de resultados é obtido com esta finalidade. Algumas especificações de projeto relevantes são: Tensão de fase de 110 Vrms; tensão de barramento de 400 V (m = 0,75); f_S de 5kHz e potência de saída de 3000 Watts.



Figura 6.23: Diagrama para obtenção de v_h na estratégia CUC HPWM proposta.


Figura 6.24: Diagrama de controle para a estratégia HPWM proposta.



Figura 6.25: Esquema para realização analógica da estratégia HPWM proposta.

190 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

Inicialmente, são obtidos resultados, ilustrados na figura 6.26, para um transitório de potência de entrada, de 3000 W para 2100W, com cargas equilibradas, i.e. $R_1 = R_2$. Com isso, o equilíbrio entre as tensões nos capacitores se mantém espontaneamente, figura 6.26 (b), e o conteúdo harmônico é otimizado por μ em torno de 0,5 na figura 6.26 (a).

Por fim, mantendo uma potência de entrada constante, é aplicado um transitório de distribuição de carga: partindo com cargas equilibradas, é aplicada uma segunda configuração de carga onde, a carga superior é mudada para 1800 W e a inferior para 1200 W. As tensões nos capacitores se mantêm em equilíbrio, figura 6.27 (b), à custa de um valor de μ em torno de 0,68, figura 6.27 (c). Da figura 6.18 para m =0,75 tem-se que o máximo desequilíbrio compensável é de aproximadamente 3. O resultado da figura 6.27 (c), obtido para um desequilíbrio de 1,5 (R₁ = 1,5R₂), mostra que a variável μ está longe da saturação.

O transitório de potência de entrada resulta numa perturbação mais pronunciada do valor total do barramento (curva superior da figura 6.26 (b)), muito embora ainda seja perceptível uma discreta variação na tensão do ponto médio (curva inferior da figura 6.27(b)). Por outro lado, o transitório de distribuição de carga resulta numa perturbação mais pronunciada na tensão do ponto médio (curva inferior da figura 6.27 (b)) e, nesse caso, a tensão do barramento fica completamente insensível a este transitório (curva superior da figura 6.27c). A evolução quase linear das tensões dos capacitores, observada na figuras 6.26 e 6.27, ocorre devido à limitação de correntes de entrada (figuras 6.26 e 6.27) em 50A. Limitação esta ditada pelos IGBTs usados.

Pode-se notar, ainda, que as tensões iniciais nos capacitores valem $\sqrt{3}V_G$. Isto porque, antes de começar a operar, o controle espera o carregamento do banco capacitivo pelos diodos anti-paralelos das chaves. Nas figuras 6.26 e 6.27 pode-se observar que, para todos os ensaios de simulação, a corrente está sempre em fase com a tensão de fase, produzindo um alto fator de potência.

6.6 CONCLUSÕES

O capítulo apresentou um estudo breve sobre o retificador *boost* trifásico de três níveis com neutro grampeado (NPC). As características desta topologia são bastante favoráveis para aplicações de alta potência e alto desempenho. Por outro lado, são muitos os trabalhos publicados e é grande o número de profissionais envolvidos no estudo de técnicas de controle para a topologia NPC. Os trabalhos publicados adotam duas tarefas no controle de tal topologia: primeiro, são investigadas estratégias de controle para as grandeza

A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO















(a)





Figura 6.27: Potência constante com transitório de carga de 1500 W e 1500 W para 1200 W e 1800 W: (a) tensão (maior, 50 V/div) e corrente (menor, 10 A/div) da fase *a*; (b) tensão total do barramento ; (c) razão μ .

192 A TÉCNICA DE CONTROLE DE UM CICLO APLICADA AO RETIFICADOR *BOOST* TRÊS NÍVEIS BIDIRECIONAL TRIFÁSICO

trifásicas, representadas pelas correntes e/ou tensões de entrada. As estratégias investigadas incluem PWM vetoriais, PWM híbridas e PWM seno-triângulo, que podem ter realizações digitais ou analógicas; segundo, são investigadas estratégias para o controle da tensão do PN. O desempenho deste controle pode suavizar as exigências quanto ao volume dos capacitores do barramento *cc*.

Como contribuição, uma estratégia CUC PWM Híbrida é proposta. Mostrou-se, através de simulação, que tal estratégia opera com baixas perdas, distorção e ondulação de corrente muito baixas, além de operar sem sensores de tensão de fase. Ao todo são necessários cinco sensores, sendo dois de tensão para os capacitores do barramento *cc* e três para as correntes de fase. Uma vez que não utiliza um controlador explícito de corrente, a estratégia resultante é simples e se mostra ideal tanto para a implementação analógica, quanto para a implementação digital em ponto fixo. Embora seja obrigatória a utilização de um multiplicador para a realização de (6.21), não é necessário a utilização de um multiplicador para dar forma senoidal à corrente de referência de seu controle.

Outra característica importante da estratégia CUC proposta é que o controle do PN é feito através da variação da tensão de modo comum (seqüência zero) imposta aos braços do retificador. O valor da tensão de modo comum é controlado pela variação da razão μ em torno do ponto ótimo, dado por $\mu_0 = 0.5$. Tal estratégia guarda um compromisso entre a intensidade do desequilíbrio de carga e a ondulação da corrente de entrada, sendo o índice de modulação *m* um fator limitante no controle do equilíbrio do PN.

Resultados de simulação confirmaram o bom desempenho da estratégia CUC proposta. Foi obtido um FP próximo da unidade e o equilíbrio do PN foi obtido com sucesso. No entanto, nos ensaios de simulação, foi usado um controlador PI para o PN, baseado no erro de tensão do entre os capacitores. Obviamente, um estudo mais elaborado deve ser feito para se obter um controle com resposta mais satisfatória.

7 CONCLUSÕES GERAIS E PROPOSTAS DE TRABALHOS FUTUROS

A possibilidade de se operar com corrente de entrada ininterrupta legou aos retificadores *boost*, usados para correção de fator de potência, aplicabilidade em sistemas monofásicos e trifásicos, de baixa, média e alta potência. Neste sentido, foi o objetivo deste trabalho a realização de um estudo sistematizado sobre os retificadores *boost* e as técnicas de controle de um ciclo aplicadas a estes. O estudo incluiu a análise de oito topologias, sendo que, destas, duas foram propostas aqui.

7.1 CONCLUSÕES ACERCA DO TRABALHO DESENVOLVIDO

O trabalho foi organizado pela topologia e pela natureza do fluxo de energia entre a rede e a carga. Assim os retificadores *boost* foram abordados na seguinte ordem: (1) estudos dos retificadores unidirecionais monofásicos; (2) estudos dos retificadores bidirecionais monofásicos; (3) estudos dos retificadores bidirecionais trifásicos de dois níveis e (4) bidirecionais trifásicos de três níveis. Os controladores foram apresentados logo após a apresentação de cada topologia.

Foram estudadas três topologias de retificadores boost unidirecionais monofásicos: (1) boost básico; (2) boost intercalado paralelo (obtido do primeiro) e (3) boost intercalado série. Para as duas primeiras topologias foram considerados quatro modos de operação, i.e. MCC, MCCrít, MCD senoidal e MCD quase-senoidal. O estudo descreveu detalhadamente vários aspectos envolvidos em cada modo de operação, com análises comparativas através de resultados tanto analíticos quanto de simulação e experimentais. Os principais compromissos envolvidos no projeto foram; volume do indutor, ondulação de corrente, distorção, esforços de corrente e custo. Subsequentemente ao estudo dos retificadores boost unidirecionais monofásicos, foi apresentada a técnica de controle de um ciclo (CUC) para a elaboração dos controladores usados em cada opção de retificador monofásico unidirecional. Estudos feitos no texto revelaram que as estratégias obtidas com a técnica CUC apresentam estabilidade global. Uma análise sistemática das estratégias CUC existentes mostrou que existem várias lacunas no quadro das possibilidades de controle para o retificador boost básico. O trabalho propôs uma estratégia para o MCD, que opera com sensor de corrente, e outra para o MCCrít, ideal para retificadores intercalados com várias células com operação à freqüência de chaveamento variável.

Uma característica importante no retificador *boost* básico foi a dificuldade de projeto para potência variável com operação num modo de condução exclusivo. Isso, seja por

questões de volume de indutor (MCC), de conteúdo harmônica e esforços de corrente (MCD) ou ainda, de freqüência de chaveamento (MCCrít). Neste sentido, uma contribuição destacável foi a concepção de um controlador híbrido, que opera indistintamente nos MCC e MCD e que possibilitou operação com potência e tensão de rede variáveis, além de resultar numa redução do volume do indutor. A concepção do *Controlador Híbrido para Retificador Boost*, que opera num modo denominado *Modo de Condução Híbrido* (MCH), resultou duas publicações internacionais, sendo uma em congresso (BENTO, 2007a) e outra em periódico (BENTO, 2009c). Outras publicações derivadas do estudo dos retificadores unidirecionais e das respectivas estratégias CUC foram apresentadas em (BENTO, 2005a; 2005b; 2006a; 2006g; 2008a; 2009^a; 2009b).

Concluído o estudo dos retificadores unidirecionais monofásicos, o estudo prosseguiu com a investigação dos retificadores boost bidirecionais. As topologias pontecompleta e meia-ponte monofásicas foram abordadas, sendo que para a ponte-completa foram considerados três tipos de modulação de tensão; unipolar, bipolar e com grampeamento. Além destas, duas topologias intercaladas, obtidas da ponte-completa e da meia-ponte, foram propostas. Com isso foram analisadas seis opções de retificadores. De forma sistematizada, foi realizado um estudo comparativo entre estas opções. As topologias intercaladas apresentaram reduções significativas no volume do indutor, na ondulação de corrente e nas perdas de potência. Os resultados obtidos do estudo das topologias são de uso imediato no procedimento de projeto. A técnica de controle de um ciclo, adotada como técnica controle geral para as topologias estudadas no trabalho, apresenta soluções (na literatura) para três retificadores bidirecionais monofásicos, i.e. para a ponte monofásica com e sem grampeamento, e para a meia-ponte. A estratégia CUC com modulação unipolar de tensão para retificador ponte completa e as estratégias CUC para os dois retificadores intercalados foram concebidas com a finalidade de ampliar o quadro das estratégias CUC para retificadores bidirecionais monofásicos. Por fim, da sistematização das estratégias CUC foi proposto e implementado (com componentes discretos) um circuito integrado de baixo custo, que atende às seis estratégias CUC estudadas. Resultados experimentais foram obtidos com controlador analógico discreto e com controlador digital via DSP. O estudo realizado para os retificadores monofásicos bidirecionais resultou em algumas publicações (BENTO, 2006b; 2006c; 2006d; 2006f; 2006g; 2008c)

Para sistemas trifásicos, o trabalho apresentou um resumo das principais características do retificador com ponte trifásica (de dois níveis), que é, sem dúvida, a

topologia mais investigada e que apresenta o maior número de trabalhos, tanto sobre a topologia, quanto as técnicas de controle. Neste trabalho foram consideradas as técnicas PWM vetorial (VPWM), híbrida (HPWM) e seno-triângulo (SPWM), que têm seus desempenhos bem definidos (e consagrados). Tendo em vista que a literatura apresenta estratégias de Controle de Um Ciclo VPWM e SPWM, o trabalho se dedicou à concepção de uma estratégia CUC Híbrida. Os resultados experimentais foram obtidos tanto com controladores CUC analógicos quanto digitais (com DSP) e apresentaram funcionamento estável, com baixa distorção harmônica e um fator de potência maior que 0.99 para todos os retificadores implementados. O estudo realizado para os retificadores trifásicos bidirecionais resultou nas publicações (BENTO, 2007b; 2009c).

O retificador trifásico três níveis com neutro grampeado a diodo (NPC) é apresentado de forma simples e o equacionamento utilizado facilita tanto a implementação de controle digital, quanto analógica. De forma análoga àquela realizada para o retificador de dois níveis, o estudo é voltado para a concepção de uma estratégia CUC, que opera com PWM simétrico e modulação contínua (μ =0,5). Tal estratégia inclui uma nova solução de controle do ponto de neutro que mantém uma boa relação entre distorção de corrente (em torno de um ponto ótimo) e o grau de desequilíbrio entra as cargas (*cc*) conectadas aos capacitores (com tensões de saída simétricas). Foram realizados resultados de simulação de desequilíbrio de carga, que confirmaram o desempenho esperado pela estratégia CUC proposta e apontam para uma implementação sem pontos críticos. As publicações resultantes do estudo de retificadores de três níveis foram apresentadas em (BENTO, 2006e; 20007b; 2008d).

Na tabela 7.1 são apresentadas as estratégias e topologias estudadas neste trabalho e classificadas segundo a origem de cada solução. Assim, as topologias e soluções de controle existentes são escritas tipos normais; a soluções existentes que receberam melhorias neste trabalho estão escritas em **negrito**; e as soluções proposta neste trabalho estão escritas em *itálico e negrito*.

7.2 CONCLUSÕES GERAIS ACERCA DA TÉCNICA OCC

As estratégias CUC não utilizam laço de controle de corrente, o que as tornam de ação mais rápida e mais robusta e, além disso, não utilizam multiplicadores para gerar a referência de corrente, que é muito apropriado para processamento digital (em ponto fixo), além de resultar em redução no custo do controlador.

Todas as estratégias CUC apresentadas na literatura foram concebidas para realização analógica. Alguns dos motivos têm sido o baixo custo e a confiabilidade oferecidos por esta técnica. Assim, embora o custo de microcontroladores de baixa e de alta capacidade de processamento venham caindo cada vez mais, o fator limitante destas estruturas frente ao uso em estratégias CUC é a velocidade exigida para o conversor A/D. No caso das estratégias apresentadas para o retificador *boost* unidirecional monofásico (*boost* básico), não há possibilidade de se operar com controladores digitais, uma vez que seria necessário um conversor A/D com taxa de conversão acima de 500 kHz. Isto para capturar minimamente a evolução da corrente que é integrada em um ciclo de chaveamento, e que ocorre à freqüência de chaveamento relativamente elevadas, neste trabalho se usou f_s 50 kHz.

Já para aplicações em retificadores bidirecionais, tanto monofásicos quanto trifásicos, a corrente média, obtida por filtro passa-baixa, é usada para promover o controle e, nesse caso se pode usar processadores digitais de sinais. Devido à potência, o custo não é um fator determinante, e o uso de tais processadores passa a ser plenamente justificável. Principalmente para aplicações em sistemas trifásicos de dois e de três níveis de média e alta potência, onde as chaves, normalmente IGBTs, limitam a freqüência de chaveamento, a exigência de conversores A/D fica suavizada e a capacidade de processamento ampliada,

Sistema	Topologias	Estratégias CUC			
MONOFÁSICO	Boost básico	МСС	MCCrít	MCD	МСН
	Intercalado paralelo	мсс	MCCrít	MCD senoidal	
	Meia-ponte	МВТ			
	Ponte completa	МВТ	MUT	MUT Gramp.	
	Ponte completa intercalada			MUT Gramp.	
	Meia-ponte Intercalada	MBT			
	Intercalado-Série			MCD senoidal	
TRIFÁSICO	Ponte trifásica	SPWM	VPWM	НРШМ	
	Meia ponte trifásica	SPWM			
	Ponte trifásica três níveis NPC	SPWM		НРШМ	
Existentes; <i>Melhoradas; Propostas.</i>					

Tabela 7.1: Quadro das contribuições apresentadas neste trabalho.

reforçada pelo fato de não se utilizar multiplicadores nas estratégias CUC.

Embora o trabalho tenha se ocupado da aplicação das técnicas de um ciclo em retificadores, estudos realizados em (SMEDLEY, 2005) mostraram que a estratégia CUC Vetorial é uma solução simples, universal, robusta, com estabilidade global e de baixo custo, que contempla quatro blocos de controle para estruturas como APF, PFC, GCI, e STATCON. Assim, nesse estudo, foi possível construir um módulo de controle universal em um CI que pode ser configurado para controlar módulos de MOSFET ou IGBT para realizar tais estruturas; isto resultou na redução do custo de desenvolvimento que seria requerido para o caso de cada aplicação específica. No entanto, as aplicações da técnica CUC não são limitadas a esses. Na realidade, muitas outras topologias de conversores de dois ou três níveis podem ser controladas por estratégias CUC. Uma vez que CUC funciona como uma solução analógica para uma equação polinomial da razão cíclica d a maioria dos problemas em eletrônica de potência pode ser vista como uma função polinomial, tal técnica CUC é universal. Além disso, o circuito de implementação é muito simples. Da mesma forma, neste trabalho, todas as estratégias CUC desenvolvidas para os retificadores boost podem ser aplicadas a várias estruturas. Dentre essas, a aplicação de estratégias CUC em filtros de potência paralelos é a mais imediata, pois, o bloco de controle não sofre qualquer alteração. A única diferença está na instalação do sensor de corrente, que deve ser instalado na rede e não mais na entrada do conversor. Isto é, o sensor deve ser colocado no ramo onde se deseja produzir uma corrente senoidal.

Neste sentido, paralelamente ao desenvolvimento do estudo dos retificadores *boost*, foram desenvolvidos circuitos com outras funções, também controlados pela técnica CUC. Foram propostos e apresentados em congressos circuitos para filtros ativos universais monofásicos de dois níineis (BENTO, 2008c) e de três níveis (BENTO, 2008d), que combinam um filtro ativo paralelo e um filtro ativo série numa topologia com número reduzido de componentes. A técnica CUC foi também utilizada num conversor *cc-cc* para aplicação em sistemas fotovoltaicos (BENTO, 2009b). Por fim, a técnica CUC foi utilizada para controlar um conversor *ca-ca*, que pode ser aplicada tanto em acionamento de máquinas quanto em um amplificador de audiofreqüência (BENTO, 2006t).

7.3 SUGESTÕES DE TRABALHOS FUTUROS

Tendo em vista as limitações de tempo na realização da tese e, sobretudo, a idéia intrínseca do inacabado no que tange a qualquer processo continuado, como é o caso da investigação tecno-científica, foi necessário limitar o escopo do trabalho. De forma que

alguns tópicos não desenvolvidos na tese guardam uma relação de continuidade natural do estudo aqui desenvolvido. Os parágrafos a seguir apresentam algumas sugestões de trabalhos futuros, tendo como base o estudo desenvolvido neste texto.

Finalização da montagem, em andamento, que será usada para se obter resultados experimentais do retificador de três níveis. Com isso, resultados experimentais da estratégia CUC, desenvolvida neste trabalho, para a topologia NPC serão obtidos e, com isso, produzir material suficiente para elaborar publicações futuras. Uma plataforma experimental com IGBTs de 1700 V por 50 A; capacitores de 4400 uF por 450 V; diodos rápidos que trabalham com folga frente à velocidade dos IGBT; DSP apropriado para operar 12 chaves; drivers isolados de alto desempenho. A montagem está na fase final, restando ainda, finalizar o bloco dos sensores e elaborar um relatório construtivo (plantas) e funcional (tutorial) da montagem. Uma vez concluída a montagem, o funcionamento deve ser testado por uma bateria ostensiva de ensaios experimentais a fim de se verificar o desempenho do controle proposto e da montagem, incluindo potência e controle.

No controlador CUC proposto para o retificador NPC, um regulador proporcionalintegral foi usado para uma primeira verificação da estratégia usada para o equilíbrio do PN. No entanto, é necessário investigar um bloco controlador mais elaborado para este regulador com a finalidade de se obter uma resposta mais rápida e sem *overshoot*.

Um texto mais representativo dos retificadores estudados aqui deve incluir: um estudo quantitativo das perdas de potência nos semicondutores, considerando chaves MOSFET e IGBT; estudo quantitativo das perdas ôhmicas e magnéticas(no ferrite) no indutor, além de considerar a resistência equivalente série (ESR) do capacitor de saída; e Considerar o nível de EMI a partir do valor rms da ondulação de corrente.

Uma vez que qualquer das estruturas apresentadas no trabalho seja requisitada para alguma aplicação, no sentido de, partindo de um esquema proposto e testado com protótipo, se trabalhar para se obter um produto, é sempre conveniente lembrar que todas as estratégias e topologias propostas neste trabalho foram testadas do ponto de vista de princípio de funcionamento. Para se obter um produto é necessário incluir no circuito técnicas de proteção tanto de sobrecorrente quanto de sobretensão do barramento *cc*; incluir circuitos de partida (estratégias), investigar os componentes que otimizem o custo, sem, contudo, prejudicar o desempenho de cada solução. Mesmo os componentes discretos utilizados na construção dos controladores podem ser otimizados em número, em custo, em simplicidade ou até na filosofia de concepção. Um exemplo é o circuito integrado proposto como controlador CUC

universal para retificadores monofásicos bidirecionais, que, trabalhado para se tornar um produto, pode ter sua aparência final bastante diferente daquela original, proposta para testar os princípios de controle propostos.

Um recurso de muito baixo custo são os microcontroladores PIC que, embora possua uma limitação de velocidade na conversão A/D, apresentam como recurso um comparador de tensão integrado à parte lógica. Como a conversão do D/A que faz a ligação entre a parte lógica e o conversor é rápida, a portadora pode ser gerada por programação (software) e amostrada no comparador, que recebe na outra entrada de tensão o sinal de corrente já integrado ou instantâneo. A saída do comparador retorna ao bloco digital um pulso para promover a transição de estado desejada. O sinal que modula a portadora vem do regulador da tensão de saída, que opera com baixa freqüência devido à constante de tempo da seção de saída. Dessa forma, podem se implementar controladores intrinsecamente analógicos em microcontroladores de baixo desem penho. De qualquer forma, é interessante investigar tal possibilidade até mesmo para facilitação didática, pois, com um PIC de baixo custo se poderá, então, implementar todas as estratégias concebidas neste trabalho.

A técnica de Controle de Um Ciclo opera como um emulador de resistência pura na entrada do retificador. Assim, qualquer distorção harmônica na tensão da rede é refletida diretamente na corrente. Um desafio natural é investigar a possibilidade de se obter estratégias CUC que emulem não uma resistência pura, mas uma corrente senoidal. Neste caso será necessária a composição de uma referência senoidal, obtida a partir da fase da rede através de filtros PLL ou recurso equivalente.

Alguns tópicos de interesse do autor deste texto, cuja inclusão está condicionada ao cumprimento das tarefas relatadas acima e ao prazo para conclusão e defesa da tese, são a investigações de retificadores intercalados trifásicos e um estudos comparativo entre este e o retificador de três níveis, pois, ambas as soluções apresentam um total de 12 chaves de potência. Por exemplo, o retificador três níveis possui três diodos adicionais (rápidos e caros) e, por outro lado, as chaves deste apresentam esforços de tensão reduzidos, se comparados àqueles impostos às chaves do retificadores, principalmente do ponto de vista de perdas, distorção harmônica e volume de indutores. Um ponto importante é que os retificadores intercalados normalmente apresentam perdas menores que as topologias básicas, principalmente para implementações com MOSFET. Além disso, podem se usar indutores menores, que, além se obter um baixo nível de ondulação de corrente, aumentam a velocidade de resposta do

sistema, principalmente em filtros ativos paralelos APF. A velocidade de resposta de corrente para APF, que compensam correntes fortemente não-lineares, deve ser significativamente maior do que a dos retificadores, que operam sempre com forma de onda da fundamental.

REFERÊNCIAS BIBLIOGRÁFICAS

ALVES, R. N. C.; LIMA, A. M. N.; DA SILVA, E. R. C.; JACOBINA, C. B. A New Approach to the Problem of Synthesizing Non-sinusoidal Waveforms for Analog and Digital Implementation of Space Vector PWM Strategies. *In proc. of Brazilian Power Electronics Conference,* - COBEP, 1991, pp. 228-237.

AKAGI, H. New Trends In Active Power Filter For Power Conditioning. *IEEE Trans. on Ind. Applications,* vol. 32, no. 6, Nov. 1996, pp. 1312-1322.

AKAGI, H.; WATANABE, E. H. and AREDES, M. Instantaneous Power Theory and Applications to Power Conditioning. New York: Wiley-Interscience, 2007.

ANDRADE, M. A. P.; SCHUCH, L.; PINHEIRO J. R. Generalized Switching Logic Scheme for CCM-PFC Interleaved Boost Converters. *In proc. of IEEE PESC*, 2004, pp. 2353--2359.

ANDREASSEN, P.; UNDELAND, T. M. Digital Control Techniques for Current Mode Control of Interleaved Quasi Square Wave Converter. *In proc. of IEEE PESC*, 2005, pp. 910-914.

BALOGH, L.; REDL, R. Power Factor Correction Interleaved *Boost* Converters in Continuous-Inductor-Current Mode. *In proc. of IEEE APEC*, 1993, pp 168-174.

BENERJEE, B.; VERGHESE, G.C. Nonlinear Phenomena in Power Electronics. New York: *IEEE* Press, 2001.

BARBI, I. e SOUZA, A.F. Curso: Correção de Fator de Potência de Fontes de Alimentação. Universidade Federal de Santa Catarina (publicação interna), 1995.

BATCHAVAROV, J. S.; VALCHEV, V. C.; YUDOV, D. D.; DUARTE, J. L. Investigation of Chaos in Interleaved Power Converters. *First international IEEE symposium intelligent systems*, September 2002, vol. 1, pp. 79-83.

BENTO, A. A. M.; SILVA, E. R. C.; OLIVEIRA, T. M.; JACOBINA, C. B. Control Considerations on Single-Phase Boost Power Factor Correctors. 8° congresso brasileiro de Eletrônica de Potência, Recife-PE, COBEP'05, 2005a.

BENTO, A. A. M.; SILVA, E. R.; JACOBINA, C. B. Improved Power Factor Interleaved *Boost* Converters Operating in Discontinuous-Inductor-Current Mode. *In proc. of IEEE PESC*, 2005b, pp. 2642-2647.

BENTO, A. A. M.; SILVA, E. R. C. Systematic and Comparative Study of One-Cycle Control Techniques for Power Factor Correction Boost Converters. *In proceedings of IEEE INDUSCON 2006*, Recife, 2006.

BENTO, A. A. M.; SANTOS JR, E. C.; SILVA, E. R. C. Reducing the Inductor Size and Current Stress with Interleaved Bidirectional Boost Rectifiers for Power Factor Correction. *In proc. of IEEE APEC'06*, 2006b, pp. 7-13.

BENTO, A. A. M.; SANTOS JR, E. C.; SILVA, E. R. C.; JACOBINA, C. B. Conversor CA-CA Alimentando Carga Trifásica de Quatro Fios com Alto Fator de Potência Obtido em Malha Aberta. CBA 2006c, pp. 3343-3348.

BENTO, A. A. M.; SANTOS JR, E. C.; SILVA, E. R. C. Unified One-Cycle Controller for Bidirectional Boost Power Factor Correction Rectifiers. *In proc. of IEEE* IAS'06, 2006d, vol. 2, pp.542-547.

LIMA, W. S. ; SILVA, E. R. C. da; OLIVEIRA JR, A. S. de; BENTO, A. A. ; JACOBINA, C. B. Possibilidades de compensação de faltas em um inversor multinível. *In proceedings of IEEE INDUSCON 2006*, Recife, 2006.

BENTO, A. A. M.; SANTOS JR, E. C.; SILVA, E. R. C. Reducing Inductor Size and Current Ripple in an AC-AC Converter by Interleaved Switching Strategy. *In proc. of IEEE PESC'06*, 2006f, pp. 2253-2259.

BENTO, A. A. M.; SANTOS JR, E. C.; SILVA, E. R. C.; JACOBINA, C. B. AC-to-AC Converters with High Input Power Factor and Variable Output Frequency Without Any Feedback Control. Eletrônica de Potência, vol. 11, n° 3, Novembro de 2006g, pp. 249- 256.

BENTO, A. A. M.; SILVA, E. R. C. Hybrid One-Cycle Controller for Boost PFC Rectifier. *In proc. of IEEE IAS'07*, 2007a, pp. 2333-2339.

BENTO, A. A. M.; ALMEIDA, K. V. D.; OLIVEIRA, J. A. R. M.; SILVA, E. R. C.; JACOBINA, C. B. A High Power Factor Three-Phase Three-Level Rectifier. *In proc. of IEEE PESC'07*, 2007b, pp. 3040-3045.

BENTO, A. A. M.; SILVA, E. R. C. **Dc-Dc Converter with Large Conversion Ratio.** *In proceedings of IEEE INDUSCON 2008*, Poços de Caldas-MG, 2008a.

BENTO, A. A. M.; SILVA, E. R. C. **One-Cycle Control Strategy for Three-Phase Rectifiers**. 8° Congresso Brasileiro de Automática, Salvador-BA, 2008b.

BENTO, A. A. M.; SILVA, E. R. C.; PRAÇA. P. P. Integrated One-Cycle Control for Three-Leg Universal Active Power Filter. *In proc. of IEEE PESC'08*, 2008c, pp3874-3980.

BENTO, A. A. M.; SILVA, E. R. C.; ALMEIDA, K. V. D.; JACOBINA, C. B. **One-Cycle Controller for a Three-Leg Three-Level Single-Phase Unified Power Quality Conditioner.** *In proc. of IEEE APEC'09*, 2009d, pp. 1628-1632.

BENTO, A. A. M.; SILVA, E. R. C. Hybrid One-Cycle Controller for Boost PFC Rectifier. *IEEE Transactions on Industry Applications*, 2009, vol. 45, pp. 268-277.

BENTO, A. A. M.; SILVA, E. R. C.; HATTMANN, L. V. One-Cycle Controller for a Dc-Dc Converter with Large Conversion Ratio. *COBEP 2009*, Bonito-MS, 2009b.

BEN-YAAKOV, S.; ZELTSER, I.; KATZ, A.; GOLEMBO, G.; NGPOWER Ltd. The Best of Two Worlds: A Mixed-Mode Front-End Controller IC. *Power Electronics Technology*, PET06, Long Beach, 2006.

BLASKO, V. Analysis of a Hybrid PWM Based on Modified Space-Vector and Triangle-Comparison Methods. *IEEE Transactions On Industry Applications*, Vol. 33, No. 3, May/June 1997, pp. 756-764.

BRANDO, G.; DEL PIZZO, A.; RIZZO, R. Three Level Rectifier versus Three Level Inverter with DTC Controlled Induction Motor. Power Electronics and Drive Systems, 2003. PEDS 2003, Nov. 2003 vol. 2, pp. 1286-1290.

BENDRE, A.; VENKATARAMANAN, G. Neutral Current Ripple Minimization in a Three-Level Rectifier. *IEEE Transactions on Industry Applications*, Vol. 42, No. 2, March/April 2006, pp. 582-590.

BRÜCKNER, T.; HOLMES, D. G. **Optimal pulse Width Modulation for Three-Level Inverters.** IEEE TRANS. Power Electron., Vol. 20, N° 1, pp 82-89. January 2005.

CAMPAGNA *et al.* **A New Generalized Multilevel Three-Phase Structure Controlled by PWM.** In *Proc. Fourth European Conf. Power Electronics and Applications*, 1991, pp. 235–240.

CANESIN, C.A. and BARBI, I. Analysis and Design of Constant-Frequency Peak-Current-Controlled High-Power-Factor *Boost* Rectifier with Slope Compensation. *In Proc. IEEE APEC*, 1996, pp. 807-813.

CELANOVIC, N.; APELDOORN, O.; STEIMER, P. and STEINKE, J. Medium Voltage Converters, A Cost Effective Solution for Multi Megawatt Wind Power Turbines. In *Conf. Rec. Eur. Power Electronics–Power Electronics and Motion Control (EPE-PEMC)*, Dubrovnik and Cavtat, Croatia, 2002, CD-ROM.

CELANOVIC, N. and BOROYEVIC, D. A Fast Space Vector Modulation Algorithm for Multilevel Three-Phase Converters. In *Conf. Rec. IEEE-IAS Annu. Meeting*, Phoenix, AZ, Oct. 1999, pp. 1173–1177. CELANOVIC, N. and BOROYEVICH, D. A Comprehensive Study of Neutral-Point Voltage Balancing Problem in Three-Level Neutral-Point-Clamped Voltage Source PWM Inverters. *IEEE Trans. Power. Elec.* vol.15, March 2000, pp. 242-249.

CENGELCI, E.; SULISTIJO, S. U.; WOOM, B. O.; ENJETI, P.; TEODORESCU, R. and BLAABJERGE, F. A **New Medium Voltage PWM Inverter Topology for Adjustable Speed Drives**. *In Conf. Rec. IEEE-IAS Annu. Meeting*, St. Louis, Mo, Oct. 1998, pp. 1416–1423.

CHAN, C. C.; ZHAO, Z. M.; QIANG, C. and NENG, S. Comparison of PWM and One-Cycle Control for Power Amplifier with Multilevel Converter. *In IEEE Transaction on industrial electronics*, vol. 49, no 1, December 2002, pp.1342-11344.

CHAN, C. H. and PONG, M. H. Input Current Analysis of Interleaved *Boost* Converters Operating in Discontinuous-Inductor-Current Mode. *In proc. of IEEE PESC*, 1997, pp. 392-398.

CHEN, G.; SMEDLEY, K. M. Steady-State and Dynamic Study of One-Cycle-Controlled Three-Phase Power-Factor Correction. *IEEE Transac. on industrial electronics*, vol. 52, no. 2, April 2005, pp. 355-362.

CHO, G.; JUNG, G.; CHOI, N. and CHO, G. Analysis and Controller Design of Static VAR Compensator using Three-Level GTO Inverter. *IEEE Trans. Power Electron.*, vol. 11, no. 1, pp. 57–65, Jan. 1996.

CHOI, N. S.; CHO, J. G. and CHO, G. H. A General Circuit Topology of Multilevel Inverter. In *Proc. IEEE PESC'91*, June 1991, pp. 96–103.

CORZINE, K. A. and BAKER, J. R. Reduced-Parts-Count Multilevel Rectifiers. *IEEE Transactions on Industrial Electronics*, Vol. 49, No. 4, August 2002, pp. 766-772

EKANAYAKE, J. and JENKINS, M. A Three-level Advanced Static VAR Compensator. *IEEE Trans. Power Elect.*, vol. 11, no. 1, pp. 540–545, Jan. 1996.

ESPINOZA, J. E.; ESPINOZA, J. R.; MORÁN, L. A. A Systematic Controller-Design Approach for Neutral-Point-Clamped Three-Level Inverters. *IEEE Transactions on Industrial Electronics*, Vol. 52, No. 6, December 2005, pp. 1589-1599.

FERREIRA, A. B. H. Novo Dicionário da Língua Portuguesa. Rio de Janeiro: Nova Fronteira, 1975.

GARCIA, O.; COBOS, J.A.; PRIETO, R.; ALOU, P.; UCEDA, J. Single-phase Power Factor Correction: A Survey. *In proc. of IEEE PESC*, 2001, pp. 8-13.

GEGNER, J.P.; LEE, C.Q. Linear peak current control: a simple active power factor correction control technique for continuous conduction mode. *In Proc. PESC*, 1996, pp. 196-202.

GIRAL, R.; MARTINEZ-SALMERO, L.; SINGER, S. Interleaved Converter Operation Based on CMC. *IEEE Transaction on Power Electronics*, Vol. 4, No. 14, July 1999, pp. 643-651.

HABETLER, T.; TOLBERT, L.; and PENG, F. Z. Multilevel converters for large electric drives. In Proc. of IEEE Trans. Ind. Applicat., vol. 35, Jan./Feb. 1999, pp. 36–44.

HAMMOND, P. A New Approach to Enhance Power Quality for Medium Voltage AC Drives. *IEEE Trans. Ind. Applicat.*, vol. 33, pp. 202–208, Jan./Feb. 1997.

HERNÁNDEZ, M.; AGUILAR, C.; ARAU, J.; SEBASTIAN, J. and UCEDA, J. Comparative Analysis of *Boost* and *Buck-Boost* Derived Topologies as Power Factor Correctors. *In proc. of IEEE IECON*, 1995, pp. 335-340.

HILL, W. A. and HARBOURT, C. D. Performance of Medium Voltage Multilevel Inverters. In *Conf. Rec. IEEE-IAS Annu. Meeting*, Phoenix, AZ, Oct. 1999, pp. 1186–1192

HUA, B.; ZHENGMING, Z.; SHUO, M.; JIANZHEG, L. and XIAOYING, S. Comparison of the Three PWM Strategies – SPWM, SVPWM and one-cycle control. *In proc. of IEEE* PEDS 2003, pp.1313-1316.

HYUN, D. S.; SEO, J. H.; and CHOI C.H. A New Simplified Space-Vector PWM Method for Three-Level Inverters. *IEEE Trans. Power Elec.*, vol.16, July 2001, pp. 545-550.

HWANG, J.; CHEE, A. and KI, W.H. New Universal Control Methods For Power Factor Correction and DC to DC Converter Applications. *In proc. of IEEE APEC*, 1997, pp. 59-65.

ILIC, M.; MAKSIMOVIC`, D. Averaged Switch Modeling of the Interleaved Zero Current Transition *Buck* Converter. *In proc. of IEEE PESC*, 2005, pp. 2158-2163.

IRVING, B. T.; JANG, Y.; JOVANOVI'C, M. M. A Comparative Study of Soft-Switched CCM Boost Rectifiers and Interleaved Variable Frequency DCM Boost Rectifier. *In proc. of IEEE APEC*, 2000, pp. 171-177.

ISHII, T.; MIZUTANI, Y. Power Factor Correction using Interleaved Technique for Critical Mode Switching Converters. *In proc. of IEEE PESC*, 1998, pp.905-910.

JIN, T.; SMEDLEY, K. M. Operation of Unified Constant-frequency Integration Controlled Three-phase Active Power Filter with Unbalanced Load. *In proc. of IEEE* APEC 2003, vol. 1, pp. 148-153.

JIN, T.; WEN, J. S; MEDLEY, K. M. Control and Topologies for Three-phase Three-Level Active Power Filters *In proc. of IEEE APEC* 2005, pp. 655-664.

JIN, T.; LI, L.; SMEDLEY, K. M. A Universal Vector Controller for Four-Quadrant Three-Phase Power Converters. *IEEE Transactions on circuits and systems*, vol. 54, no. 2. Feb. 2007, pp. 337-390.

JONHSTON, M. A.; ERICKSON, R. W. Reduction of Voltage Stress in Full Bridge BIBRED by Duty Ratio and Phase Shift Control. *In proc. of IEEE APEC* 1994, pp. 849-854.

KIM, H. J.; LEE, H. D.; SUL, S.K. A New PWM Strategy for Common-Mode Voltage Reduction in Neutral-Point-Clamped Inverter-Fed AC Motor Drives. *IEEE Transactions on Industry Applications*, vol. 37, No. 6, November/December 2001, pp. 1840-845.

KLABUNDE, M. C.; ZHAO, Y; LIPO T. A. Current Control of a 3-Level Rectifier/inverter Drive System. *Conference Record of IEEE IAS* 1994, vol. 2, pp. 859-866.

LAI, J. S. and PENG, F. Z. Multilevel Converters – A New Breed of Power Converters. *IEEE Trans. Ind. Applic.*, vol. 32, May/June 1996, pp. 509–517.

LAI, Z.; SMEDLEY. K. M.; YUNHONG, M. Time Quantity One-Cycle Control for Power Factor Correctors. *IEEE Transaction on Power Electronics*, vol. 12, no. 2, pp. 369-375, Mar 1997.

LEE, F. C.; TAO, F. An interleaved Single-Stage Power-Factor-Correction Electronic Ballast. In proc. of IEEE APEC, 2000, pp. 617-623.

LEE, P.; LEE Y.; CHENG, D. K. W.; LIU, X. **Steady-State Analysis of an Interleaved** *Boost* **Converter with Coupled Inductors.** *IEEE Transactions on Industrial Electronics*, Vol. 47, No. 4, August 2000, pp. 787-795.

LIU, K.H. and LIN, Y.L. Current Waveform Distortion in Power Factor Correction Circuits Employing Discontinuous-Mode *Boost* Converters. *In proc. of IEEE PESC*, 1989, pp. 825-829.

LIU, H. L.; CHOI N. S. and CHO, G. H. **DSP Based Space Vector PWM for Three-Level Inverter with DC-Link Voltage Balancing**, *In Proc. of IEEE IECON*, vol.1,1991, pp.197-203.

LIU, W. H. and SONG, Q. 6kV/1800kVA Medium Voltage Drive with NPC Three-level Inverter using IGCTs. *In Proc. of IEEE* APEC, 2003, vol. 1, pp. 223- 227.

MAKSIMOVIC', D.; JANG, Y. and ERICKSON, R. Nonlinear-Carrier Control for High Power Factor *Boost* Rectifiers. *In Proc. IEEE APEC*, 1995, pp. 635-641.

MAO, H.; BOROYEVICH; LEE, F.C. Analysis and Design of High-Frequency Three-Phase *Boost* Rectifier. *Proc. of Applied Power Electronic Conference (APEC'06)*, Mar. 3-7, 1996, vol. 2, pp. 538-544.

MAO, H.; LEE, F.C.; BOROYEVICH; HITI, S. Review of High Performance Three-Phase Power-Factor Correction Circuits. *IEEE Trans. Ind. Electronics*, vol. 44, no. 4 Aug. 1997, pp. 437-446.

MARIUN, N.; ALAM, A.; MAHMOD, S.; HIZAM, H. Review of Control Strategies for Power Quality Conditioners. *National Power & Energy Conference (PECon) 2004 Proceedings*, pp. 109-115.

MEYNARD, T. A. and FOCH, H. Multi-Level Choppers for High Voltage Applications. *EPE Journal*, vol. 2, no. 1, Mar. 1992, p. 45-50.

NABAE, A.; TAKAHASHI, I. and AKAGI, H. A New Neutral-Point Clamped PWM Inverter. *IEEE Trans. Ind. Applicat.*, vol. IA-17, pp. 518–523, Sept./Oct. 1981.

NABAE, A.; NAKANO, H.; ARAI, S. Novel Sinusoidal Converters with High Power Factor. In proc. of IEEE PESC, 1994, pp. 775-780.

NOON, J. P. and DALAL, D. Practical Design Issues for PFC Circuits. In Proc. of IEEE APEC, 1997, pp. 51-58.

OGASAWARA S. and AKAGI, H. Analysis of variation of neutral point potential in neutral-point-clamped voltage source PWM inverters. In *Conf. Rec. IEEE Industry Applications Soc. (IAS) Annu. Meeting*, Toronto, Canada, Oct. 1993, vol. 2, pp. 965–970.

OJO, O.; KONDURU, S. High Performance Control of Three-Phase Three-Level Rectifier under Unbalanced Conditions. *In proc. of IEEE* APEC, 2007, pp. 1102-1108.

OLIVEIRA, A. S.; SILVA, E. R.; JACOBINA, C. B. A Hybrid PWM Strategy for Multilevel Voltage Source Inverters. *In Proc. IEEE PESC*, 2004, pp. 4220-4225.

PENG, F. Z.; LAI, J. S. A static var generator using a staircase waveform multilevel voltage-source converter. In *Proc. Seventh Int. Power Quality Conf.*, Dallas, TX, Sept. 1994, pp. 58–66.

PENG, F. Z.; LAI, J. S.; MC KEEVER, J.W.; VAN COEVERING, J. A multilevel voltage-source inverter with separate DC sources for static var generation. *IEEE Trans. Ind. Applicat.*, vol. 32, Sept. 1996, pp. 1130–1138.

PINHEIRO, J. R.; VIDOR, DALTON, L. R.; GRUNDLING H. A.; BAGGIO, J. E. Control Strategy of an Interleaved *Boost* Power Factor Correction Converter. *In proc. of IEEE PESC*, 1999, vol. 1, pp. 137-142.

PINHEIRO, H.; BOTTERÓN, F.; RECH, C.; SCHUCH, L.; CAMARGO, R. F.; HEY, H. L.; GRÜNDLING, H. A.; PINHEIRO, J. R. Space Vector Modulation for Voltage-Source Inverters: A Unified Approach. *In proc. of IEEE IECON*, 2002, pp. 23-29.

POMILIO, J.A. Pré-Reguladores de Fator de Potência. DSCE-FEEC-UNICAMP, 2000, pp. 3.1-3.14.

POP, N.; KELEMEN, A. Pulse Width Modulation with Extended Modulation Depth Range for Three-Phase Voltage Converters. *In proc. of EPE '95*, 1005, pp. 1.795-1.800.

QIAO, C.; SMEDLEY, K. M.; LAI, Z. and NABANT, M. An Improved Integration-Reset Controlled Single Phase Unity-Power-Factor *Boost* Rectifier with Lower Distortion. *In proc. of IEEE IECON '99*, 1999, pp. 272-277.

QIAO, C.; SMEDLEY, K. M. Three-phase Grid-Connected Inverters Interface for Alternative Energy Sources with Unified Constant-frequency Integration control. *In proc. of IEEE* 2001, pp. 2677.

QIAO, C.; SMEDLEY, K. M. Three-Phase Bipolar Mode Active Power Filters. *IEEE Transactions on industry applications*, vol. 38, no. 1, January/February 2002, pp. 149-158.

QIAO, C.; SMEDLEY, K. M. Unified Constant-Frequency Integration Control of Three-Phase Standard Bridge *Boost* Rectifiers with Power-Factor Correction. *IEEE Transactions on industrial electronics*, vol. 50, no. 1, Feb. 2003, pp. 100.

QIAO, C.; JIN, T.; SMEDLEY, K. M. **One-Cycle Control of Three-Phase Active Power Filters With Vector Operation**. *IEEE Transactions on industrial applications*, vol. 51, no. 2, April 2004, pp. 455-463.

RAJAGOPALAN, J; LEE, F.C.; NORA, P. A Generalized Technique for Derivation of Average Current Mode Control Laws for Power Factor Correction without Input Voltage Sensing. *IEEE Transaction on Power Electronics*, vol. 14, pp. 663-672, July 1999.

RENZ, B. A. *et al.* **AEP unified power flow controller performance.** *IEEE Trans. Power Del.*, vol. 14, no. 4, pp. 1374–1381, Oct. 1999.

RODRÍGUEZ, J.; LAI, J. and PENG, F. Z. Multilevel Inverters: A Survey of Topologies, Controls, and Applications. IEEE Trans. on Industrial Electronics, Vol. 48, No 4, Aug. 2002.

ROSSETTO, L., G. SPIAZZI, P. TENTI, Control Techniques for Power Correction Converters. *In Proc. of IEEE PEMC*, 1994, pp 1310-1318.

SALMON, J.C. Circuit Topologies for PWM *Boost* Rectifier Operated from 1-Phase and 3-Phase AC Supplies and Using Either Single or Split DC Rail Voltage Outputs. *In proc. of IEEE APEC*, 1995, pp. 473-479.

SEO, J. and CHOI, C. Compensation for the Neutral-Point Potential Variation in Three-Level Space Vector PWM. In *Conf. Rec. IEEE Applied Power Electronics Conf. and Expo.* (APEC), Anaheim, CA, Mar. 2001, vol. 2, pp. 1135–1140.

SEO, J. H.; CHOI, C.H.; HYUN, D. S. A new simplified space-vector PWM method for three-level inverters. *IEEE Trans. Power Elec.*, Vol.16, July 2001, pp. 545-550.

SEBANTIAN, J.; COBOS, J. A.; GIL, P. and UCEDA, J. The Determination of The Boundaries Between Continuous and Discontinuous Conduction Modes in PWM DC to DC Converters Used as Power Factor Pre-Regulators. *In proc. of IEEE PESC 1992*, pp. 1061-1069.

SEBASTIAN J.; PEDRO, J. V. y HERNANDO, M.M. Corrección del Factor de Potencia en Sistemas de Alimentación Monofásicos. *In proc. of Brazilian Power Electronics Conference, COBEP*, 1997, pp. 14-28.

SERENA, S.; QIAO C.; SMEDLEY, K. M. A Single-Phase Active Power Filter with Double-Edge Integration Control. *In proc. of IECON* 2001, pp. 949-953.

SIMONETTI, D.; SEBASTIÁN, J.; COBOS, J.A. and UCEDA, J. Analysis of The Conduction Boundary of A *Boost* PFP Fed by Universal Input. *In proc. of IEEE PESC*, 1996, pp. 1204-1208.

SIMONETTI, D.; VIEIRA, J. F. L and SOUSA, G. C. D. Modeling of the High-Power-Factor Discontinuous *Boost* Rectifiers. *In proc. of IEEE Transaction on Industry Electronics*, vol. 46, pp. 788-795, Aug. 1999.

SINGH, B., K.; AL-HADDAD; CHANDRA, A. A review of active filters for power quality improvement. *IEEE Trans. Ind. Electron.*, vol. 46, no. 5, pp. 960–971, Oct. 1999.

SIRISUKPRASERT, S.; LAI, J. S. and LIU, T. H. **Optimum Harmonic Reduction with a Wide Range of Modulation Indexes for Multilevel Converters**. In *Conf. Rec. IEEE-IAS Annu. Meeting*, Rome, Italy, Oct. 2000, pp. 2094–2099.

SMEDLEY, K. M.; CUK, S. One Cycle Control of Switching Converters. *IEEE Transactions on Power Electronics*, Vol. 10, N.8, Nov. 1995, pp. 625-633.

SMEDLEY, K. M.; LAI, Z. A New Extension of One-Cycle Control and Its Application to Switching Power Amplifiers. *IEEE Transaction on Power Electronics*, vol. 11, no.12, pp. 99-105, Jan 1996.

SMEDLEY, K.M. Integrators in Pulse Width Modulation. In proc. of IEEE 1996, pp. 773-781.

SMEDLEY, K. M.; ZHOU, L.; QIAO, C. Unified constant-frequency integration control of active power filters – steady-state and dynamics. *IEEE Transaction on power electronics*, vol. 16, no. 3, May 2001, pp. 428-436.

SMEDLEY, K. M. Tricks of the Trade: Poincare Stability Analysis of Switching Converters with Nonlinear Control. *IEEE Power Electronic Society news letters*, vol. 14, no. 1, Jan. 2002, pp. 5-6.

SMEDLEY, K. M.; QIAO, C.; MADDALENO, F. A Single-Phase Active Power Filter with One-Cycle Control under Bipolar Operation. *IEEE Transaction on circuits and systems-regular papers*, vol. 51, no 8, May 2004, pp.1623-1630.

SMEDLEY, K. M.; JIN, T. One-Cycle Control and Its Applications in Power Quality Control and Renewable Power Generation. *In proc. of IEEE Power Engineering Society General Meeting*, 2005, vol. 3, pp. 2999-3007.

SONG, Q.; LIU, W.; YAN, G; CHEN, Y. **DSP-based universal space vector modulator for multilevel voltage-source.** *In proc. of IEEE IECON '03*, 2003. vol. 2, pp 1727-1732.

STEIMER M. P. and STEINKE, J. K. Five level GTO inverters for large induction motor drives. In *Conf. Rec. IEEE-IAS Annu. Meeting*, Oct. 1993, pp. 595–601.

STEIMER, P.; STEINKE, J. and GRUNING, H. A reliable, interface-friendly medium voltage drive based on the robust IGCT and DTC technologies. in *Conf. Rec. IEEE Industry Applications Soc. (IAS) Annu. Meeting*, Phoenix, AZ, Oct. 1999, vol. 3, pp. 1505–1512.

STEINKE, J. K. Switching frequency optimal PWM control of three-level inverter. *IEEE Trans. Power Elec.*, vol.7. July 1992, pp.487-496.

TAO, F.; LEE, F. C. A Critical-Conduction-Mode Single-Stage Power-Factor-Correction Electronic Ballast. *In proc. of IEEE APEC*, 2000, pp. 603-609.

TANG, W.; LEE, F.C.; RIDLEY, R.B.; COHEN, I. Charge control: modeling, analysis and design. *In Proc. PESC*, 1992, pp.503-511.

TEICHMANN R.; MALINOWSKI, M.; BERNET, S. Evaluation of Three-Level Rectifiers for Low-Voltage Utility Applications. *IEEE Transactions on Industrial Electronics*, Vol. 52, No. 2, April 2005, pp. 471-481.

TEODORESCU, R.; KJAER, B. S.; MUNK-NIELSEN, S.; BLAADJERG, F.; PEDERSEN, J. K. Comparative Analysis of Three Interleaved *Boost* Power Factor Corrected Topologies in DCM. *In proc. of IEEE PESC*, 2001, pp. 3-7.

TEODORESCU, R.; BEAABJERG, F.; PEDERSEN, J. K.; CENGELCI, E.; SULISTIJO, S.; WOO, B. and ENJETI, P. Multilevel converters — A survey. *In Proc. of European Power Electronics Conf. (EPE'99)*, Lausanne, Switzerland, 1999, CD-ROM.

TOLBERT, L. and HABETLER, T. G. Novel multilevel inverter carrier-based PWM method. *IEEE rans. Ind. Applic.*, vol. 35, Sept./Oct. 1999, pp. 1098–1107.

TOLLIK, D.; PIETKIEWICZ, A. Compartive analysis of 1-phase active power factor correction topologies. *In proc. of IEEE INTELEC*, 1992, pp. 517-523.

TOMIOCA, S.; TERASHI, H.; NINOMIYA, T.; SONODA, T. Interleaved-*Boost* type Full-Bridge PFC Converters. *In proc. of IEEE PESC*, 2005, pp. 2339-2344.

XU, H.; QIAO, E.; WEN, X.; KONG, L. Analysis and Design of High Power Interleaved *Boost* Converters for Fuel Cell Distributed Generation System. *In proc. of IEEE PESC*, 2005, pp. 140-145.

YACOUBI, L.; AL-HADDAD, K.; FNAIECH, F. A DSP-Based Implementation of a New Nonlinear Control for a Three-Phase Neutral Point Clamped Boost Rectifier Prototype. *IEEE Transactions on Industrial Electronics*, Vol. 52, No. 1, February 2005, pp. 197-.

ZHAO, Y. LI, Y. and LIPO, T. A. Force Commutated Three Level *Boost* Type Rectifier. *IEEE Trans. Ind. Applicat.*, vol. 31, Jan./Feb. 1995, pp. 155–161.

ZHOU, C. and JOVANOVIC, M. Design Trade-offs in Continuous Current Mode Boost PFC. In proc. of HFPC, 1992, pp. 209-220.

ZHOU, D. and ROUAUD, D. G. Experimental Comparisons of Space Vector Neutral Point Balancing Strategies for Three-Level Topology. *IEEE Trans. Power. Elec.*, vol.16, Nov 2001, pp.872-879.

ZHOU, K.; WANG, D. Relationship between Space-Vector Modulation and Three-Phase Carrier-Based PWM. *IEEE Trans. on industrial electronics*, Vol. 48, no 1, February 2002, pp. 186-196.

ZHOU, L.; SMEDLEY. K. M. Unified Constant-Frequency Integration Control of Active-Power-Filters. *In* proc. of APEC2000, pp. 406-412.

WATANABE, E. H.; AREDES, M. Compensation of Non-Periodic Currents Using the Instantaneous Power Theory. *In proc. of IEEE* 2000, pp. 994-999.

WATANABE, E. H.; CASARAVILLA, G.; SALVIA, A. and BRIOZZO, C. Series and Parallel Calculations Methods for the Reference Current Values in a Selective Shunt Active Filter Compensation. *In proc. of IEEE ISIE*, 2003, pp. 841-847.

WONG, M.; ZHAO, Z.; HAN, Y. and ZHAO L. Three-dimensional Pulse-width Modulation Technique in Three-level Power Inverters for Three-phase Four Wired System. *IEEE Trans. Power Electron.*, vol. 16, no. 3, May 2001, pp. 418–427.

WU, H. HE, X. Inherent Correlation between Multilevel Carrier-Based PWM and Space Vector PWM: Principle and Application. *In proc. of IEEE PEDS*, 2001, pp. 276-283.