

# Estudo das Técnicas de Controle de Carga em Conversores Monofásicos para Correção de Fator de Potência

Aluisio Alves de Melo Bento

Dissertação de Mestrado submetida ao Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Campina Grande–Campus de Campina Grande como parte dos requisitos necessários para obtenção do grau de Mestre em Ciências no Domínio da Engenharia Elétrica.

Área de Concentração: Processamento da Energia

Edison Roberto Cabral da Silva  
Universidade Federal de Campina Grande  
Orientador

Campina Grande, Paraíba, Brasil  
Aluisio Alves de Melo Bento, Fevereiro de 2005



B478e Bento, Aluisio Alves de Melo  
Estudo das tecnicas de controle de carga em conversores monofasicos para correcao de fator de potencia / Aluisio Alves de Melo Bento. - Campina Grande, 2005.  
110 f. : il.

Dissertacao (Mestrado em Engenharia Eletrica) - Universidade Federal de Campina Grande, Centro de Ciencias e Tecnologia.

1. Engenharia Eletrica - 2. Engenharia Eletrica - 3. Energia Eletrica - 4. Dissertacao I. Silva, Edison Roberto Cabral da, Dr. II. Universidade Federal de Campina Grande - Campina Grande (PB) III. Título

CDU 621.314.5(043)

ESTUDO DAS TÉCNICAS DE CONTROLE DE CARGA EM CONVERSORES  
MONOFÁSICOS PARA CORREÇÃO DE FATOR DE POTÊNCIA

ALUISIO ALVES DE MELO BENTO

Dissertação Aprovada em 07.03.2005

PROF. EDISON ROBERTO CABRAL DA SILVA

Orientador

PROF. FERNANDO LUIZ MARCELO ANTUNES

Componente da Banca

PROF. CURSINO BRANDÃO JACOBINA

Componente da Banca

PROF. TALVANES MENESES OLIVEIRA

Componente da Banca

CAMPINA GRANDE – PB

FEVEREIRO - 2005

# Dedicatória

Este trabalho é dedicado a todos aqueles que acreditam e apostam na capacidade de cada um.

## Agradecimentos

Agradeço ao Poder Superior por me conduzir à vida. Ao professor Edison Roberto pela confiança, cordialidade, paciência e orientação refinada. Aos professores Cursino, Antonio Marcus e Maurício pelas sugestões e orientações para melhoria deste trabalho. Ao professor Talvanes pelos incentivos nas horas difíceis. Aos funcionários da COPELE pela dedicação e presteza. E, Por fim, agradeço a todos que compõem o LEIAM pela ajuda, companheirismo e amizade no dia-a-dia.

## Resumo

Neste trabalho é, inicialmente, apresentada uma classificação básica das soluções ativas para controle de fator de potência monofásico com corrente de linha senoidal. Em seguida, são apresentados os aspectos gerais das principais técnicas de controle empregadas nestas soluções usando o conversor *boost*. Na seqüência, é feito um estudo com o objetivo de se obter uma sistematização para as técnicas de controle de carga, que operam no modo de condução descontínua (MCD) e no modo de condução contínua (MCC) tanto para controle de corrente média quanto instantânea. Estas técnicas apresentam várias vantagens: a não necessidade de ter de investigar a natureza pulsante e não-linear do conversor, não há necessidade de amostra (sensor) de tensão de linha, nem multiplicadores analógicos, além de conseguir zerar o erro de corrente em apenas um ciclo de chaveamento. Uma nova técnica de controle de carga denominada Controle de Carga com modulação em frequência (CCFM) é proposta para melhorar a distorção harmônica total (DHT) de um conversor *boost* intercalado com divisor capacitivo (BIC), existente na literatura. Resultados de simulação e experimentais mostraram um desempenho bastante satisfatório para esta técnica. Dois novos conversores CA-CA integrados são concebidos a partir do conversor *boost* intercalado analisado com controle de carga FM. Tais conversores apresentaram alto fator de potência e baixa DHT com resposta de saída rápida.

# Abstract

In this dissertation, a simplified classification of active solutions for single-phase power factor (PF) correction circuits with sinusoidal line current is given first. Next, a review of general aspects of PF control strategies used with unidirectional boost converter is carried out. Then, a systematic study of the charge control technique is proposed for both discontinuous conduction mode (DCM) and continuous conduction mode (CCM) by considering either peak or average current control. The charge control has several advantages: it is independent of the pulsating or non-linear characteristic of the converter, does not need to template the line current thus eliminating multipliers, and allows making zero the current error in just one switching period. Also, a new technique here named Frequency Modulation Charge Control (FMCC) is introduced in order to improve the line current Total Harmonic Distortion (THD) of an interleaved boost with capacitance midpoint connection (IBC) converter already existent in the technical literature. Simulated and experimental results are reported showing that the application of the FMCC technique results in a satisfactory performance. In addition, two new integrated AC to AC converters are conceived from the IBC converter, which present high power factor, low THD, and fast response.

# Conteúdo

<b>1 - Correção de Fator de Potência em Sistemas Monofásicos.....</b>	<b>1</b>
1.1 Introdução.....	1
1.2 Soluções ativas senoidais via topologia.....	6
1.2.1 Conversores com um estágio.....	6
1.2.2 Conversores com dois estágios.....	7
1.2.3 Filtros ativos.....	9
1.2.4 Comutação Suave.....	10
1.3 Conclusões.....	11
<b>2 - Técnicas de Controle para Correção de Fator de Potência .....</b>	<b>12</b>
2.1 Introdução.....	12
2.2 O Conversor <i>Boost</i> na Correção de Fator de Potência.....	13
2.2.1 Conversor <i>Boost</i> CC-CC.....	13
2.2.2 Conversor <i>Boost</i> CA-CC.....	16
2.3 Classificação das técnicas de controle para CFP aplicadas ao conversor <i>boost</i> .....	30
2.4 Conclusões.....	36
<b>3 - Sistematização das Técnicas de Controle de Carga.....</b>	<b>38</b>
3.1 Introdução.....	38
3.2 Controle de carga para o conversor <i>boost</i> .....	39
3.2.1 Controle de carga pela corrente média no MCC.....	40
3.2.2 Controle de carga pela corrente instantânea no MCC.....	41
3.2.3 Controle de carga no MCD .....	42
3.3 Sistematização das técnicas de controle de carga. ....	43
3.4 Simulação das técnicas de controle de carga .....	47
3.4.1 Pela corrente média de entrada com controle de $t_{OFF}$ . ....	48
3.4.2 Pela corrente média da chave. ....	50
3.4.3 Pela corrente média do diodo. ....	52

3.4.4	Pela corrente de pico na chave com portadora linear.....	54
3.4.5	Pela corrente de pico no diodo com portadora linear.....	56
3.4.6	Controle de carga no MCD .....	58
3.5	Aplicação do controle de carga a outras topologias .....	60
2.4.1	Conversor <i>boost</i> intercalado.....	61
3.4.2	Retificador bipolar com número reduzido de componentes. ....	64
3.5	Conclusões.....	69
<b>4</b>	<b>- Conversores CA-CA Integrados com FP Unitário.....</b>	<b>71</b>
4.1	Introdução.....	71
4.2	Estrutura básica utilizada: Circuito de Nabae .....	73
4.2.1	Distorção da corrente de entrada.....	75
4.2.2	Dinâmica do conversor.....	76
4.3	Nova Técnica Proposta: Controle de Carga FM .....	80
4.3.1	Resultados da simulação .....	84
4.4	Conversores CA-CA Integrados Propostos.....	87
4.4.1	Integração de <i>boost</i> intercalado com inversor de meia ponte .....	87
4.4.2	Integração de <i>boost</i> intercalado com inversor de ponte completa .....	90
4.5	Resultados Experimentais .....	93
4.5.1	Dados para circuitos implementados em 10kHz.....	94
4.5.2	Dados para circuitos implementados em 30kHz.....	97
4.6	Conclusões.....	99
<b>5</b>	<b>- Conclusões Gerais e Sugestões de Trabalhos Futuros.....</b>	<b>100</b>
1	Conclusões gerais .....	100
2	Sugestões de trabalhos futuros .....	104
<b>6</b>	<b>- Referências Bibliográficas .....</b>	<b>105</b>

# Nomenclatura

CFP: Correção de Fator de Potência.

CCFM: Controle de carga FM (nova técnica de controle).

$D$ : Razão de condução,  $D=t_{ON}/T_S$ .

DHT: Distorção Harmônica Total.

$f$ : Frequência de chaveamento normalizada. Controle a frequência de chaveamento variável.

$f_G$ : Frequência da rede.

$f_{LC}$ : Frequência de corte do filtro LC de entrada.

$f_O$ : Frequência da tensão de saída para conversor CA-CA.

FP: Fator de Potência.

$f_{CH}$ : Frequência de chaveamento.

$G$ : Razão de transformação estática na conversão CC-CC,  $G=V_O/V_E$ .

$i_D$ : Corrente instantânea do diodo.

$\bar{i}_D$ : Corrente média do diodo num período de chaveamento  $T_{CH}$ .

$i_L$ : Corrente instantânea do indutor.

$\bar{i}_L$ : Corrente média do indutor num período de chaveamento  $T_{CH}$ .

$i_G$ : Corrente instantânea da rede.

$\bar{i}_G$ : Corrente média da rede num período de chaveamento  $T_{CH}$ .

$i_S$ : Corrente instantânea da chave.

$\bar{i}_S$ : Corrente média da chave num período de chaveamento  $T_{CH}$ .

$M$ : Razão de transformação estática na conversão CC-CA,  $M=V_O/V_G$ .

$m$ : Razão de transformação dinâmica,  $m=M/\text{sen}(\omega_G t)$ .

MCC: Modo de Condução Contínua de corrente.

MCD: Modo de Condução Descontínua de corrente.

MCCrit: Modo de Condução Crítica de corrente.

$p$ : Potência de saída normalizada,  $p=P_{OMIN}/P_{OMAX}$  ( $0 \leq p \leq 1$ ).

$P_O$ : Potência na Carga.

PWM: Modulação de largura de pulso (pulse width modulation).

RBR: Retificador Bipolar com número Reduzido de componentes.

$R_e$ : Resistência equivalente imposta ao conversor emulador.

$t_{ON}$ : Intervalo de tempo de condução da chave *boost*.

$t_{OFF}$ : Intervalo de tempo de bloqueio da chave *boost*.

$T_{CH}$ : Período de chaveamento.

$T_G$ : Período da rede.

$v_I$ : Tensão de saída do bloco A no controle de carga.

$v_C$ : Tensão de controle na saída do regulador (tensão) de saída.

$V_G$ : Amplitude da tensão de linha para tensão senoidal.

$v_G$ : Tensão de rede, de linha ou de entrada.

$v_{GS}$ : Amostra de  $v_G$ .

$v_m$ : Tensão de controle para impor  $R_e$  na entrada do conversor.

$V_O$ : Tensão de saída do conversor para o caso DC.

$V_{OS}$ : Amostra de  $V_O$ .

$v_L$ : Tensão de saída do conversor para operação CA-CA.

$V_{LS}$ : Amostra de  $v_L$ .

$v_{Lref}$ : Tensão de referência para operação CA-CA,  $v_{Lref} = V_{Lref} \cdot \text{sen}(\omega_L t)$ .

$\omega_G$ : Frequência angular de rede.

$\omega_L$ : Frequência angular de saída para conversão CA-CA.

$\omega_{CH}$ : Frequência angular de chaveamento.

# Lista de tabelas

Tabela 1.1: Classificação das soluções para CFP monofásicos.

Tabela 3.1: Características de corrente média.

Tabela 3.2: Controles de carga para o conversor *boost* .

Tabela 4.1: Resultados de simulação para comparação entre os conversores *boost* e Nabae.

Tabela 4.2: Ensaio para o caso de controle PWM individual (1º caso) Tabela 4.3: Ensaio para o caso de controle PWM complementar (2º caso).

Tabela 4.3: Ensaio para o caso de controle PWM complementar (2º caso).

Tabela 4.4: Ensaio para o caso de modulação senoidal (3º caso).

Tabela 4.5: Comparação entre as soluções *boost*, nabae original e Nabae com Controle de carga FM.

# Lista de Figuras

Figura 1.1: Classificação dos equipamentos eletrônicos pela Norma IEC 6000-3-2.

Figura 1.2: Compromisso entre custo e qualidade da forma de onda de corrente de linha.

Figura 1.3: Exemplos de soluções passivas.

Figura 1.4: Principais topologias usadas na correção de fator de potência.

Figura 1.5: Esquema geral para controle de fator de potência.

Figura 1.6: Solução de dois estágios.

Figura 2.1: Conversor *Boost* CC-CC:

Figura 2.2: Transferência  $G=V_O/V_E$  para os três modos de condução de corrente.

Figura 2.3: Conversor *Boost* CA-CC.

Figura 2.4: Corrente de entrada normalizada no MCD.

Figura 2.5: FP e DHT para boost em MCD.

Figura 2.6: Características para o conversor boost no MCCrit: semi-ciclo com  $f_G=50\text{Hz}$ .

Figura 2.7a: Variação de  $f_{CH}$  normalizada para histerese constante.

Figura 2.7b: Variação de  $f_{CH}$  normalizada para histerese variável.

Figura 2.8: Ondulação de corrente normalizada por  $2.V_g/X_L$

Figura 2.9: Seguidor de tensão (MCD).

Figura 2.10: Condução crítica (MCCrit).

Figura 2.11: Corrente de pico (na chave).

Figura 2.12: Histerese fixa.

Figura 2.13: Histerese variável.

Figura 2.14: Corrente média.

Figura 2.15: Corrente Grampeada.

Figura 3.1: Diagrama em blocos generalizado para as técnicas de controle de carga.

Figura 3.2: Possíveis realizações para o bloco A.

Figura 3.3: Possíveis realizações para o bloco B.

Figura 3.4: Possíveis realizações para o bloco C.

Figura 3.5: Diagrama em blocos generalizado para as técnicas de controle de carga.

Figura 3.6: Esquema para controle de carga pela corrente média de entrada via eq. (3.22) com controle de  $t_{OFF}$ .

Figura 3.7: Corrente de entrada: Controle de carga pela corrente média no indutor para  $M=2,5$ .

Figura 3.8: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Figura 3.9: Esquema para controle de carga pela corrente média na chave segundo a eq. (3.27).

Figura 3.10: Corrente de entrada: Controle de carga pela corrente média na chave para  $M=2,5$ .

Figura 3.11: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Figura 3.12: Esquema para controle de carga pela corrente média no diodo via eq. (3.32 com controle de  $t_{OFF}$ .

Figura 3.13: Corrente de entrada: Controle de carga pela corrente média no diodo para  $M=2,5$ .

Figura 3.14: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Figura 3.15: Esquema para controle de carga pela corrente de pico na chave via eq. (3.38).

Figura 3.16: Corrente de entrada: Controle de carga pela corrente de pico na chave para  $M=2,5$ .

Figura 3.17: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Figura 3.18: Esquema para controle de carga pela corrente de pico no diodo via eq. (3.48).

Figura 3.19: Corrente de entrada: Controle de carga pela corrente de pico no diodo para  $M=2,5$ .

Figura 3.20: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Figura 3.21: Controle de um ciclo para *boost* MCD via eq. (3.55).

Figura 3.22: Corrente de entrada para  $M=2,4$ .

Figura 3.23: Entradas (base) e saída (topo) do bloco B.

Figura 3.24: Entradas (topo) e saída (meio) do bloco B e corrente no indutor (base).

Figura 3.25: Conversor *boost* intercalado.

Figura 3.26: Corrente de entrada para controle por seguidor de tensão para:  $M=2$ ;  $f_{CH}=50\text{kHz}$ .

Figura 3.27: Topologia controlada.

Figura 3.28: Corrente de entrada com controle de carga para:  $M=2$ ;  $f_{CH}=30\text{ kHz}$ .

Figura 3.29: Retificador bipolar reduzido (RBR).

Figura 3.29: Esquema para simulação do conversor RBR com controle de carga.

Figura 3.30: Resultados de simulação para circuito RBR.

Figura 4.1: Circuito e modos de operação.

Figura 4.2: Resultados de simulação: Tensão no capacitor C1 (topo) e corrente de linha (base).

Figura 4.3: Resultados experimentais para o conversor de Nabae.

Figura 4.4: Comparação entre o conversor *boost* e o circuito de Nabae, ambos operando no MCD.

Figura 4.5: Esquema de teste para o 1º caso.

Figura 4.6: Resultados de simulação para o 1º caso.  $D_1=D_2=0.25$ .

Figura 4.7: Esquema de teste para o 2º e 3º casos.

Figura 4.8: Resultado de simulação do 2º caso: Tensão em C<sub>1</sub> (topo) e Corrente de entrada  $i_G$  (base).  $D_1=0.6$  e  $D_2=0.4$ ;  $M=1.1$ .

Figura 4.9: Resultado de simulação do 3º caso: Tensão em C<sub>1</sub> (topo) e corrente de entrada  $i_G$  (base). Índice de modulação de 40%,  $D_1=0.5 + 0.2\text{sen}(\omega_L t)$ .

Figura 4.10: Controle de carga FM: Uma realização deste controle.

Figura 4.11: Controle de carga FM: Principais formas de onda do controlador.

Figura 4.12: Variação de frequência  $f$  versus  $M$  para várias dinâmicas de potência  $p$ .

Figura 4.13: Circuito para simulação da técnica CCFM.

Figura 4.14: Resultados de simulação para Controle de carga FM em malha aberta aplicada ao circuito de Nabae: Tensão de saída  $V_O$  (topo) e Corrente de entrada  $i_G$  (base).

Figura 4.15: Resultados de simulação do conversor da Figura 4.13 com regulação de  $V_O$ . Tensão de saída  $V_O$  (topo) e Corrente de entrada  $i_G$  (base).

Figura 4.16: Integração de Nabae com meia ponte: Circuito.

Figura 4.17: Integração de Nabae com meia ponte: Estratégia de controle.

Figura 4.18: Esquema para simulação da Integração de Nabae com meia ponte.

Figura 4.19: Meia ponte: Resultados de simulação para  $M = 2$ ,  $P_O = 61.3W$  e  $DHT=2.2\%$ : Corrente de entrada  $i_G$  (topo), Tensão de saída  $V_L$  de 45Vrms e  $f_L = 1kHz$  (médio). Tensão do barramento  $V_O$  em p.u. (base).

Figura 4.20: Meia ponte: Resultado de simulação: Degrau de 60W para 120W corrente de linha (topo); Tensão de saída (meio) e Tensão de barramento (base).  $DHT=3.1\%$

Figura 4.21: Integração do circuito de Nabae com ponte completa

Figura 4.22: Esquema para simulação da Integração de Nabae com ponte completa.

Figura 4.23: Ponte completa: Corrente de entrada  $i_G$ . (topo) e Tensão de saída  $V_L$  de 100Vrms e 1 kHz (base).

Figura 4.24: Ponte completa: Corrente de entrada, com filtro de linha  $L_f=3mH$ ,  $i_G$ . (topo) e Tensão de saída  $V_L$  de 100Vrms e 1 kHz (base).

Figura 4.25: Ponte completa: Resultados de simulação integração com ponte-completa, Detalhe: Tensão de pólo do inversor (topo) e Tensão de saída  $V_L$  com filtro de saída (base).

Figura 4.26: Esquema para implementação do CCFM no circuito de Nabae.

Figura 4.27: Resultados experimentais para conversor de Nabae **sem** controle. Tensão no capacitor  $C_1$  (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div).

Figura 4.28: Resultados experimentais para conversor de Nabae **com** CCFM. Tensão no capacitor  $C_1$  (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div).

Figura 4.29: Resultados experimentais para conversor de Nabae com controle de carga (CCFM). Tensão de entrada (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div) com filtros.

Figura 4.30: Formas de onda para o bloco controle de carga FM: Saída do integrador (topo: 2V/div) e Saída  $q$  do acionador (base: 10V/div).

Figura 4.31: Resultados experimentais para conversor de Nabae com controle de carga (CCFM). Tensão de entrada (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div) com filtro (do osciloscópio).

Figura 4.32: Resultados experimentais para conversor de Nabae **sem** controle de carga (CCFM). Tensão no capacitor  $C_1$  (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div). Em (a) sem filtro. Em (b) com filtro (do osciloscópio).

Figura 4.33: Resultados experimentais para conversor de Nabae com controle de carga (CCFM). Tensão no capacitor  $C_1$  (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div). Em (a) sem filtro. Em (b) com filtro (do osciloscópio).

Figura 4.34: (Re) simulação para ensaios em 30kHz sem controle e com tempo morto de 3,3us.

Figura 4.35: (Re) simulação para ensaios em 10kHz sem controle e com tempo morto de 3,3us.

# CAPÍTULO 1

## Correção de Fator de Potência em Sistemas Monofásicos

### 1.1 Introdução

Os tipos de cargas conectadas a redes de distribuição de energia elétrica de baixa tensão têm experimentado uma grande mudança nas últimas décadas. As cargas lineares, tanto resistivas (iluminação incandescente, aquecedores, etc.) como indutivas (motores, iluminação fluorescente, etc.) têm cedido um significativo percentual de sua presença a outras cargas, que genericamente podem ser denominadas como cargas eletrônicas e que apresentam um comportamento claramente não linear. Nos países mais desenvolvidos 50% de energia elétrica consumida sofre algum processamento eletrônico. Exemplos destas cargas são os eletrodomésticos (televisores, aparelhos de som, etc.), os computadores e seus periféricos, os diversos equipamentos de uso habitual nos locais de trabalho (fotocopiadoras, aparelhos de fax, etc.), os sistemas de telecomunicações e uma infinidade de novos equipamentos eletrônicos. Todos eles têm um ponto em comum: seus circuitos eletrônicos, alimentados por corrente contínua, utilizam a energia da rede de distribuição de baixa tensão através de um sistema de alimentação no qual é realizada uma conversão de corrente alternada para corrente contínua (CA/CC). Tradicionalmente esta conversão é realizada com uma ponte

retificadora a diodos e um capacitor de filtro, que é uma estrutura extremamente simples, barata e robusta. Porém, esta estrutura produz picos de corrente intensos, que ao circular pela impedância inerente da rede de distribuição geram muitos harmônicos, ocasionando quedas de tensão e afetando a qualidade da forma de onda de tensão recebida por outros usuários na mesma rede. Além deste, muitos outros problemas são constatados, todos eles causados por cargas eletrônicas, entre eles estão: superaquecimento de transformadores e geradores; oscilações mecânicas em motores devido a distorção de tensão da rede; ruídos de audiofrequência e redução da capacidade de fornecimento de energia da linha [3].




Figura 1.1: Classificação dos equipamentos eletrônicos pela Norma IEC 6000-3-2.

Este fato, diante das exigências feitas pelas agências reguladoras através de Normas (IEC 1000-3-2) do *International Electrotechnical Commission* e Recomendações (IEEE 519) do *Institute of Electrical and Electronics Engineers* tem forçado o uso de correção de fator de potência nas fontes de alimentação [1-2]. Paralelamente, são desenvolvidos novos dispositivos de chaveamento mais eficientes tais com IGBTs, MCT, GTO e, assim como circuitos integrados (CIs) dedicados e controladores micro-programados para melhorar o desempenho dos circuitos de correção de fator de potência [3-4]. Na Figura 1.1 é mostrada a classificação dos equipamentos eletrônicos segundo a Norma IEC 1000-3-2, que é aplicada a equipamentos com intensidade de corrente abaixo de 16A.

São quatro as possibilidades de se tratar o problema de correção de fator de potência (CFP). Estas possibilidades são definidas pela natureza da solução, que seja ativa ou passiva, e pela qualidade da solução, que seja corrente senoidal ou não-senoidal, esta última também chamada solução de conteúdo harmônico, para satisfazer as Normas que permitem certo conteúdo harmônico na linha.

CFP monofásico								
Passiva	Ativa							
	Senoidal					Filtros Ativos	Comut. Suave	Não- Senoidal
	Conversores							
	1 estágio			2 estágios				
	Elevador <i>Boost</i>	Redutor	Elevador- Redutor	Cascata	Process. Ener <2			

Tabela 1.1: Classificação das soluções para CFP monofásicos.

A tabela 1.1 mostra a classificação das soluções para CFP monofásicos. Nesta é destacado os pontos estudados neste trabalho. A Figura 1.2 ilustra a relação custo-qualidade para soluções de CFP.




Figura 1.2: Compromisso entre custo e qualidade da forma de onda de corrente de linha.

No caso de solução Passiva Senoidal o tamanho e o custo do indutor de filtro tornam esta solução não viável para redes de distribuição de baixa frequência (50/60 Hz). Tal solução pode ser usada quando a linha de distribuição for de alta frequência (20kHz em aplicações espaciais). Para o caso de Solução Passiva Não-senoidal, as exigências de tamanho e custo, se comparadas com a solução passiva senoidal, são bastante suavizadas. Com esta solução se consegue fator de potência (FP) e distorção harmônica total (DHT) aceitáveis para potências até 300W. A Figura 1.3 ilustra exemplos de soluções passivas apresentados em [3]. Um estudo generalizado de soluções passivas utilizando elementos ressonantes em torno da ponte retificadora é apresentado em [6].




Figura 1.3: Exemplos de soluções passivas.

Para o caso de Solução Ativa, uma vez escolhida a topologia, o próximo passo é escolher a estratégia de controle para o conversor. Neste capítulo é apresentado um breve resumo das soluções ativas senoidais pela escolha da topologia e, no capítulo 2 é feito um estudo das técnicas de controle existentes aplicadas à topologia *boost*. Os

resultados deste estudo podem ser aplicados a outras topologias além desta. A Figura 1.4 mostra as principais topologias usadas na correção de fator de potência. Variações destas topologias são apresentadas em [7-9]. Dentre os vários conversores propostos para promover correção de fator de potência, o circuito corretor de fator de potência baseado na topologia *boost* é o mais popular [10][11].




Figura 1.4: Principais topologias usadas na correção de fator de potência.

Soluções ativas Não-Senoidais (de conteúdo harmônico) geralmente são derivadas de uma simplificação de soluções senoidais. Esta simplificação pode se dar na técnica de controle utilizada ou na topologia. A técnica de controle por grampeamento de corrente, estudada na classificação de controles, capítulo 2, é um exemplo de simplificação do controle. A simplificação da topologia pode ocorrer pela redução do número de chaves, pela redução do número de malhas de controle, por integração, combinação ou modificação de topologias [4].

Soluções ativas Senoidais voltadas para a classe D são objeto de estudo deste trabalho. O tópico a seguir apresenta uma sistematização para este tipo de solução.

## 1.2 Soluções ativas senoidais via topologia

As soluções ativas são compostas por uma opção de topologia e uma opção de técnica de controle para esta topologia. A classificação de soluções topológicas para controle de fator de potência, segundo [4], é dividida em três grupos: a) conversores com comutação dissipativa; b) filtros ativos e c) comutação suave. O primeiro com um ou dois estágios. Uma ampla revisão das soluções para CFP monofásico baseada na topologia e também nos conversores é apresentada em [12].

### 1.2.1 Conversores com um estágio

No caso de um estágio, este recebe o nome de pré-regulador de potência (PRP), emulador de resistência (ER) ou corretor de fator de potência (CFP) [16]. As soluções de um estágio são classificadas segundo a técnica de controle e topologia utilizadas. Essas técnicas de controle serão examinadas no capítulo 2. As topologias de um estágio podem ser classificadas quanto ao número de chaves de potência, uma ou duas, ter ou permitir isolamento linha-carga, indutor armazenador CC ou CA, acoplamento indutivo com derivação do indutor armazenador [3].




Figura 1.5: Esquema geral para controle de fator de potência.

A Figura 1.5 mostra o esquema geral para controle de fator de potência. Dependendo da técnica de controle usada, pode haver apenas uma malha de tensão de saída (MCD). Outras possibilidades são: uma malha de corrente e/ou uma malha de alimentação da tensão de entrada. Esta última malha se destina à geração de referência de corrente e/ou “feedforward” do valor RMS da tensão de linha.


Quanto às características dinâmicas dos circuitos para correção de fator de potência com um estágio, as duas principais são [4]: a) não permitir mudança da corrente de referência dentro de um semi-ciclo da linha, afim de não deteriorar o fator de potência do conversor; b) ter constante de tempo grande para o conjunto indutor armazenador e capacitor armazenador. Isto torna lenta a resposta do sistema frente à variações de carga. Geralmente a variável que define a referência de corrente de pico é submetida a um filtro passa baixa com frequência de corte em torno de 20Hz ou menos. Resumindo, para melhorar a resposta do sistema a corrente de linha é distorcida e, para melhorar a corrente de linha a regulação da tensão de saída se torna pobre. A solução clássica para este problema é a utilização de dois estágios; um com a função de manter a corrente de linha senoidal (FP=1) e o segundo estágio com a função de fornecer tensão de carga com boa regulação de tensão.

## 1.2.2 Conversores com dois estágios


Fator de potência unitário e resposta de saída rápida (dinâmica de carga) são conseguidos com a solução de dois estágios [14]. A Figura 1.6 ilustra o esquema clássico para solução de dois estágios. Esta opção tem as seguintes vantagens: corrente senoidal (podendo ser universal), facilidade de isolamento linha-carga e resposta de saída rápida. Porém, como a estrutura é composta por dois conversores e dois sistemas de controle, a principal desvantagem está não só no custo e no tamanho desta última, mas também no rendimento global da solução, uma vez que a energia é processada duas vezes. Isto é, da linha para o capacitor armazenador  $C_O$  e deste para a carga

(processamento energético igual a dois), principalmente para aplicações de baixa potência onde o produto é muito sensível a aumentos de custo. Muitas mudanças têm sido propostas para a estrutura de dois estágios com a finalidade de diminuir o custo ou aumentar o rendimento sem penalizar as características de linha e de carga. Estas contribuições podem ser classificadas como se segue:

- 1) Dois estágios com processamento energético melhorado.
- 2) Dois estágios integrados.



a) Esquema clássico para solução de dois estágios



b) Exemplo: *boost + flyback*

Figura 1.6: Solução de dois estágios.

### 1.2.2.1 Dois estágios com processamento energético melhorado

No caso anterior, dois estágios em cascata, a energia que chega à carga é processada duas vezes. Muito tem sido feito para diminuir a quantidade de energia processada nos conversores CA-CC. O objetivo é aumentar a eficiência mudando a forma como a

energia é processada, de forma que apenas parte da energia entregue à carga é processada pelo segundo estágio. A composição dos estágios pode ser feita de várias maneiras. Neste sentido, quatro soluções são apresentadas em [4].

- a) Conversor bidirecional, com processamento de 1,64 [15].
- b) Processamento paralelo de energia, com processamento de 1,32 [16][17].
- c) Reposicionamento dos estágios, com processamento de 1,5 [18].
- d) Conversor CC-CC em série, com processamento de 1,15 [19].

Estas soluções, entretanto, não serão discutidas neste texto.

### 1.2.2.2 Dois estágios integrados

Na integração, dois conversores se fundem em apenas um, com uma ou duas malhas de controle [3][13][20][21]. No caso de uma malha, o primeiro estágio opera no MCD como um emulador de resistência natural (exceto o conversor *buck*). No caso de integração com duas malhas (uma para corrente de linha e outra para tensão de carga), cada uma deve conter uma modulação distinta, as quais serão aplicadas a(s) chave(s) do conversor. São três os tipos de modulação: em frequência, por largura de pulso e de fase (conversores com ponte completa). Um caso particular de integração é quando a fusão se dá entre o retificador de linha à(s) chave(s) do conversor gerando a diversificada família dos retificadores controlados.

### 1.2.3 Filtros ativos

O uso de filtros ativos é muito comum em instalações de alta potência. O filtro ativo de quatro quadrantes é usado para obter corrente de linha senoidal independentemente da carga ser linear ou não-linear [4]. A conexão é feita do lado CA do retificador de linha. Normalmente, o controle é realizado via processamento digital

de sinais (DSP). Uma implementação muito mais simples é apresentada em [22] se o filtro é conectado do lado CC do retificador de linha, tornando-se um conversor de dois quadrantes. O mais interessante na solução com filtros ativos é que esta pode ser aplicada em sistemas para transformar a corrente de linha senoidal sem modificação do sistema.

#### 1.2.4 Comutação Suave

As estruturas com comutação suave são aplicadas a todas as soluções, isto é, tanto não senoidais quanto senoidais. E podem ser resumidas em:

- a) Circuitos auxiliares para reduzir perdas por chaveamento - Muitas técnicas têm sido descritas para reduzir as perdas de chaveamento em conversores para CFP. Provavelmente, as mais interessantes são aplicadas ao conversor *boost* [55]. De uma forma geral, todas estas técnicas envolvem o uso de uma chave adicional e elementos reativos de tamanho reduzido e, o estágio de controle é aumentado. Este procedimento não deve afetar a corrente de linha.
- b) Circuitos Ressonantes e Quase-ressonantes - Devido à natureza de comutação suave destes conversores, eles têm sido usados em aplicações de CFP [56-57]. Uma vantagem destes é a boa forma de onda de corrente de linha obtida sem a necessidade de um controle ativo sobre estes. A principal desvantagem é que a energia circulante limita o campo de aplicação desta solução. Especialmente importantes são aquelas topologias apropriadas para alta tensão de entrada porque, em muitos casos, o primeiro estágio é um conversor *boost*. Conversores CC-CC inversores em meia-ponte e em ponte completa devem operar com chaveamento a tensão nula com a vantagem das indutâncias parasitas, sem introduzir muitos componentes adicionais [58-59].
- c) Pós-regulador de alta eficiência (para conversores com dois estágios) - A eficiência geral é melhorada por meio de um bom projeto do segundo estágio. No trabalho

apresentado por Sebastian et all [60] é descrito um pós-regulador com duas entradas que usa componentes de baixa tensão independentemente da tensão de saída. Isto proporciona uma eficiência muito boa especialmente para aplicações com tensão de saída alta. A desvantagem deste tipo de solução é a necessidade de se alterar o conversor do primeiro estágio pela adição de mais uma entrada.

### 1.3 Conclusões

As cargas eletrônicas utilizam um percentual cada vez maior da energia demandada pelas redes de distribuição de baixa tensão. Em países mais desenvolvidos esta utilização chega a 50%. Tais cargas causam muitos problemas na rede elétrica. A deterioração e o sub-aproveitamento da rede tem alertado as agências reguladoras para este fato. A norma IEC1000-3-2 para correntes até 16A impõe limites de conteúdo harmônico na utilização da rede para as cargas eletrônicas (classe D).

A classificação das soluções para correção de fator de potência é feita neste capítulo segundo o tipo de estrutura usada, ativa ou passiva, e a qualidade da solução, senoidal e não-senoidal. É feita uma apreciação custo-benefício destas soluções. Por fim, o capítulo apresenta uma breve classificação das soluções ativas-senoidais que envolvem, de forma geral, conversores, filtros ativos e estruturas de comutação suave.

# CAPÍTULO 2

## Técnicas de Controle para Correção de Fator de Potência

### 2.1 Introdução

De acordo com Garcia et al [4]. As soluções ativas para correção de fator de potência (CFP) monofásico podem ser classificadas em dois grupos: solução com corrente de linha senoidal e solução com corrente de linha não-senoidal. Nesta classificação é incluída a escolha da topologia e da técnica de controle. O objetivo deste capítulo é apresentar um resumo das técnicas de controle de fator de potência em sistemas monofásicos. Dentre as várias topologias de circuitos empregadas para correção de fator de potência (*buck*, *flyback*, *cúk*, *sepic*, *zeta* e *boost*), a topologia *boost* é a mais popular [10-11]. Algumas características desta topologia são:

- a) Corrente de rede ininterrupta.
- b) Chave Q com terminal à terra.
- c) Baixas perdas de condução.
- d) Baixo custo.

Desta forma é conveniente apresentar uma revisão das principais características deste conversor operando como conversor CA-CC para os diversos modos de condução. Os resultados obtidos são de uso imediato na compreensão das técnicas de controle estudadas neste capítulo. As técnicas tradicionais para controle de CFP são apresentadas com seus prós e contras.

## 2.2 O Conversor *Boost* na Correção de Fator de Potência

Inicialmente, são apresentados o princípio de funcionamento e as características do conversor *boost* em sua versão básica [42], isto é, operando como conversor CC-CC. Este estudo determina os três modos de operação: a) modo de condução descontínua de corrente (MCD); b) modo de condução contínua de corrente (MCC); c) modo de condução crítica de corrente (MCCrit).

### 2.2.1 Conversor *Boost* CC-CC

A tensão de saída  $V_O$  é positiva em relação à tensão de entrada  $V_E$  e de valor maior que esta. A Figura 2.1a mostra o circuito do conversor *boost*. Quando a chave Q satura, uma corrente circula pelo indutor L que armazena energia para fornecer à carga ( $R_O$ ), durante o corte da chave Q.

No modo de condução contínua, quando Q conduz a tensão de entrada é aplicada no indutor L e pode-se escrever (2.1)

$$\Delta i_{Lmag} = V_E \frac{t_{ON}}{L} = V_E \frac{D}{L \cdot f_{CH}} \quad (2.1)$$

Durante o corte de Q, a tensão no indutor é a diferença entre a tensão de saída  $V_O$  e a tensão de entrada  $V_E$ .

$$-\Delta i_{Ldesmag} = (V_O - V_E) \frac{t_{OFF}}{L} = (V_O - V_E) \frac{1-D}{L \cdot f_{CH}} \quad (2.2)$$

Onde,

$$t_{ON} = DT_{CH} \text{ e } t_{OFF} = (1-D)T_{CH} \quad (2.3)$$

Rearranjando (2.1) e (2.2), obtém-se

$$V_O = \frac{V_E}{1-D} \quad (2.4)$$

A expressão (2.4) mostra que a tensão de saída no MCC não depende da corrente de carga, que significa boa regulação frente a variações de carga. O limite do modo contínuo ocorre quando a corrente média em L é a metade da corrente de pico em (2.1). Isto é,

$$\bar{i}_{L\min} = \Delta i_{Lmag} / 2 \quad (2.5)$$

A corrente média de saída  $I_O$  é dada pela corrente média do indutor durante o corte de  $(1-D) Q$  e distribuída por todo o período de chaveamento  $T_{CH}$ .

$$I_{O\min} = \frac{\Delta i_{Lmag}}{2} (1-D) = \frac{V_E}{2Lf_{CH}} (1-D)D \quad (2.6)$$




Figura 2.1: Conversor *Boost* CC-CC: a) Circuito. b) modo de condução contínua (MCC). b) modo de condução descontínua (MCD). b) modo de condução crítica (MCCrit).

Explicitando-se  $L$  em (2.6) chega-se a

$$L \geq \frac{V_E}{2f_{CH}I_{O\min}}(1-D)D \quad (2.7)$$

A expressão (2.7) fornece o valor mínimo de  $L$  necessário para garantir o modo de condução contínua.

No modo de condução descontínua a corrente no indutor chega a zero antes do fim de cada período. A equação (2.8) relaciona a tensão de saída com a tensão de entrada,

$$V_O = \frac{V_E}{2} \left( 1 + \sqrt{1 + \frac{2D^2 R_O}{f_{CH}L}} \right) \quad (2.8)$$

pode-se notar que esta relação depende da carga. Assim, a variável de controle  $D$  deve controlar tanto variações de carga quanto variações da tensão de entrada  $V_E$ . As Figuras 2.1b, 2.1c e 2.1d ilustram o comportamento das correntes para o conversor operando nos três modos.

O valor máximo de  $L$  para garantir o MCD é dado por

$$L_{\max} \leq \frac{(D_{\max} V_{E\min})^2 R_{O\min}}{2V_O f_{CH} (V_O - V_{E\min})} \quad (2.9)$$

Rearranjando (2.6) chega-se a

$$\left[ \frac{2Lf_{CH}}{V_E} \right] I_{O\min} = \frac{V_E}{V_O} D \quad (2.10)$$

Rearranjando (2.4) chega-se a

$$\left[ \frac{2Lf_{CH}}{V_E} \right] I_{O\min} = \frac{V_E}{V_O} \left( 1 - \frac{V_E}{V_O} \right) \quad (2.11)$$

Fazendo  $G=V_O/V_E$  em (2.13) chega-se a

$$\left[ \frac{2Lf_{CH}}{V_E} \right] I_{O\min} = \frac{G-1}{G^2} \quad (2.12)$$

A Figura 2.2 ilustra as condições de transferência dadas por (2.4), (2.8) e (2.12) para os casos MCC, MCD e MCCrit, respectivamente, em função da carga normalizada por  $\left[ \frac{2Lf_{CH}}{V_E} \right]$ .




Figura 2.2: Transferência  $G=V_o/V_e$  para os três modos de condução de corrente.

### 2.2.2 Conversor *Boost* CA-CC

Neste tópico é apresentado um estudo resumido do *boost* operando como conversor CA-CC. Primeiro é feito o estudo para definir o modo operação: MCD, MCC ou MCCrít [25-26]. Em seguida é feita a análise de cada modo de operação. O objetivo desta análise é obter as principais características da topologia *boost* operando como conversor CA-CC. Salvo indicação, a maior parte do estudo é um resumo de [27]. Na Figura 2.2 são mostrados o circuito e as principais grandezas elétricas deste.




Figura 2.3: Conversor *Boost* CA-CC.

#### Limites de condução para tensão de entrada universal (84 a 264V<sub>RMS</sub>)

Para os modos MCC e MCCrít a variação média de corrente, supondo que a frequência de chaveamento é muito maior que a frequência da rede, é nula em um período de chaveamento.

$$\Delta i_{Lmag} = v_G \frac{t_{ON}}{L} = v_G \frac{DT_{CH}}{L} \quad (2.13)$$

$$-\Delta i_{Ldesmag} = (V_O - v_G) \frac{t_{OFF}}{L} = (V_O - v_G) \frac{(1-D)T_{CH}}{L} \quad (2.14)$$

$$t_{ON} = DT_{CH} \text{ e } t_{OFF} = (1-D)T_{CH} \quad (2.15)$$

Igualando (2.13) e (2.14) e simplificando esta igualdade chega-se a

$$V_O = \frac{v_G}{1-D} \quad (2.16)$$

Para o conversor *boost* a soma das correntes médias nas chaves controlada Q e não-controlada D é igual a corrente média no indutor

$$\bar{i}_L = \bar{i}_S + \bar{i}_D \quad (2.17)$$

A corrente média na chave Q é dada pela porção da corrente média do indutor durante o tempo de condução da chave  $T_{ON}$  distribuída no período de chaveamento  $T_{CH}$

$$\bar{i}_S = \bar{i}_L D \quad (2.18)$$

De (2.17) e (2.18) se chega à expressão para a corrente média no diodo, dada por

$$\bar{i}_D = \bar{i}_L (1-D) \quad (2.19)$$

e de (2.16) e (2.19) obtém-se

$$V_O \bar{i}_D = v_G \bar{i}_L \quad (2.20)$$

que dá o balanço de potência em um período de chaveamento supondo rendimento igual a um.

Para o MCCrit a corrente média no indutor é dada pela expressão (2.21) e vale a metade corrente de pico (2.13) neste. O tempo  $T_{ON}$  é constante para acionamento a tempo de condução fixo. Das expressões (2.20) e (2.21), tendo que a tensão da rede é senoidal, chega-se à expressão (2.22). que dá a corrente média no diodo para um período de chaveamento  $T_{CH}$ .

$$\bar{i}_L = \frac{I_P}{2} = \frac{v_G}{2L} T_{ON} \quad (2.21)$$

$$\bar{i}_D = \frac{v_G^2}{2LV_O} T_{ON} = \left[ \frac{V_G^2 \text{sen}^2(\omega t)}{2LV_O} T_{ON} \right] \quad (\text{média em } T_{CH}) \quad (2.22)$$

Integrando (2.22) em um semi-ciclo da rede chega-se a

$$I_o = \frac{1}{\pi} \int_0^{\pi} \bar{i}_D d\omega t = \frac{1}{\pi} \int_0^{\pi} \left[ \frac{V_G^2 \text{sen}^2(\omega t)}{2LV_o} T_{ON} \right] d\omega t = \frac{V_G^2}{4LV_o} T_{ON} \quad (\text{média em } T_G) \quad (2.23)$$

Para carga resistiva verifica-se

$$V_o = R_o I_o = \frac{v_G}{1-D} \quad (2.24)$$

que, em combinação com (2.23), obtém-se

$$V_o = R_o \frac{V_G^2}{4LV_o} T_{ON} = \frac{v_G}{1-D} \quad (2.25)$$

Rearranjando (2.25) chega-se a

$$\frac{V_G^2}{V_o v_G} (1-D)D = \frac{4L}{R_o T_{CH}} \quad (2.26)$$

onde

$$D = 1 - \frac{1}{m} \quad (2.27)$$

$D$  em (2.27) pode ser obtida de (2.16) e a razão de transformação dinâmica  $m$ , definida como  $V_o/v_G$ , é dado por

$$m = \frac{V_o}{v_G} = \frac{V_o}{V_G \text{sen}(\omega t)} = \frac{M}{\text{sen}(\omega t)} \quad (2.28)$$

O parâmetro  $M$  é a razão de transferência estática definida como  $V_o/V_G$ .

Substituindo (2.28) em (2.27) e rearranjando este resultado em (2.26) chega-se a

$$\frac{2L}{R_o T_{CH}} = \frac{1}{2M^2} \left( 1 - \frac{\text{sen}(\omega t)}{M} \right) \quad (2.29)$$

O lado esquerdo de (2.29) é chamado *parâmetro de condução crítica*  $K_{CRÍTICO}$  e é usado como figura de mérito para operação MCD ou MCC. Em [26] é apresentado um procedimento para cálculo da indutância  $L$  considerando a entrada de tensão universal (de  $84V_{RMS}$  a  $264V_{RMS}$ ), a seqüência deste cálculo é resumida a seguir.

O *parâmetro de condução crítica*  $K_{CRÍTICO}$  estabelece o limite entre os modos de condução contínua e condução descontínua. O valor mínimo deste  $K_{CRÍTICO-MÍNIMO}$

ocorre em  $\omega t=90^\circ$  e o valor máximo  $K_{CRÍTICO-MÁXIMO}$  em  $\omega t=0^\circ$ . Para operação em MCCrit, a expressão

$$K_{CRÍTICO} = \frac{2L}{R_o T_{CH}} = \frac{M - \text{sen}(\omega t)}{2M^3} \quad (0 < \omega t < \pi) \quad (2.30)$$

estabelece a variação da frequência de chaveamento em um semi-ciclo, que é explicitada em

$$f_{CH} = \frac{R_o}{4LM^3} [M - \text{sen}(\omega t)] \quad (2.31)$$

#### a) Cálculo do indutor para operação no MCD

Partindo do MCCrit, o comportamento local do MCD começa a ocorrer em  $\omega t=0^\circ$  e se propaga até atingir  $\omega t=90^\circ$  quando a condução passa a ser MCD em todo semi-ciclo da rede. Este comportamento é traduzido pela expressão

$$K_{CRÍTICO-MINIMO} = \frac{2L}{R_o T_{CH}} < \frac{M-1}{2M^3} \quad (\omega t = \frac{\pi}{2}) \quad (2.32)$$

O valor máximo de L para o caso MCD é dado por

$$L_{MCD} < \left[ \frac{M-1}{4M^3} \right] R_o T_{CH} \quad (2.33)$$

#### b) Cálculo do indutor para operação no MCC

Partindo do MCCrit, o comportamento local do MCC começa a ocorrer em  $\omega t=90^\circ$  e se propaga até atingir  $\omega t=0^\circ$  quando a condução passa a ser MCC em todo semi-ciclo da rede. Este comportamento é traduzido pela expressão

$$K_{CRÍTICO-MAXIMO} = \frac{2L}{R_o T_{CH}} > \frac{1}{2M^2} \quad (\omega t = 0) \quad (2.34)$$

O valor mínimo de L para o caso MCC é dado por

$$L_{MCC} > \left[ \frac{1}{4M^2} \right] R_o T_{CH} \quad (2.35)$$

## c) Cálculo do indutor para operação universal

Para operação com tensão de rede universal, isto é,  $v_G$  variando de 84 a  $264V_{RMS}$ , deve-se calcular  $L$  para as condições extremas usando (2.33) para operação no MCD ou (2.34) para operação no MCC e escolher o valor de  $L$  que satisfaça a ambos os extremos.

**Exemplo:**

$$\begin{aligned} P_O &= 100W; & f_{CH} &= 10 \text{ kHz}; & V_O &= 400 \text{ V}; \\ V_{Gmin} &= 118,8V \text{ (} 84V_{RMS}\text{)}; & M_{max} &= 3,36; \\ V_{Gmax} &= 373,4V \text{ (} 264V_{RMS}\text{)}; & M_{min} &= 1,07; \end{aligned}$$

Aplicando as expressões (2.33) e (2.35),

$$MCD: L_{MCD} < \left[ \frac{M-1}{4M^3} \right] R_O T_{CH} = (0,015 \text{ e } 0,218) R_O T_{CH} \rightarrow L_{MCD} < 0,015 R_O T_{CH}$$

$$MCC: L_{MCC} > \left[ \frac{1}{4M^2} \right] R_O T_{CH} = (0,0221 \text{ e } 0,218) R_O T_{CH} \rightarrow L_{MCC} > 0,218 R_O T_{CH}$$

chega-se a

$$\frac{L_{MCC}}{L_{MCD}} > 15,33 = \text{Relação entre os valores de } L \text{ para MCC e MCD}$$

$$\frac{I_{MCD}}{I_{MCC}} > 2 = \text{Relação entre as correntes de pico de } L \text{ para MCC e MCD}$$

Os volumes ocupados pelos indutores são proporcionais à energia armazenada

$$\text{nestes} \quad E_{MCC} = \frac{1}{2} L_{MCC} I_{MCC}^2 \quad E_{MCD} = \frac{1}{2} L_{MCD} I_{MCD}^2$$

Assim, a relação entre as opções MCC e MCD são dadas por

$$\frac{E_{MCC}}{E_{MCD}} > \frac{15,33}{4} = 3,83 = \text{Relação entre os volumes de } L \text{ para MCC e MCD.}$$

### 2.2.2.2 Operação no Modo de Condução Descontínua

Para o modo de condução descontínua, é feito um resumo das características corrente de entrada média e fator de potência do conversor *boost*. A corrente média do indutor para um período de chaveamento  $T_{CH}$  é dada pela expressão

$$|\bar{i}_G| = \frac{D^2 T_{CH}}{2L} \frac{v_G}{\left[1 - \frac{1}{M} \text{sen} \omega_G t\right]} \quad (2.36)$$

A Figura 2.4 ilustra a forma de onda de corrente de linha para o caso MCD em função da razão de transferência estática  $M$  dada por  $V_O/V_G$ , onde  $V_O$  é a tensão de saída e  $V_G$  é a tensão de pico de rede. Para  $M$  próximo da unidade a forma da corrente é muito distorcida. À medida que  $M$  aumenta (para um valor fixo da tensão de rede), aumentam os esforços de tensão no diodo D e na chave Q. Note-se que, segundo (2.36), a corrente assume valores muito altos para  $M$  próximo da unidade. A Figura 2.4 ilustra esta corrente normalizada. O valor máximo da corrente pico de entrada pode ser expressa por

$$\bar{i}_{Gpico} \leq \frac{D^2 T_{CH}}{2L} \frac{V_G}{\left[1 - \frac{1}{M}\right]} \quad (2.37)$$




Figura 2.4: Corrente de entrada normalizada no MCD.

Supondo que para  $\omega t = 0^\circ$  a operação se dá no MCCrit,  $D$  em (2.37) pode ser substituído (2.27), com isto obtém-se

$$\bar{i}_{Gpico} \leq \frac{V_G}{2L} DT_{CH} \quad (2.38)$$

A corrente de pico na chave (e no diodo) é dada por

$$I_{Spico} = I_{Lpico} = \frac{V_G}{L} DT_{CH} \quad (2.39)$$

A razão entre (2.38) e (2.39) é, por definição, o esforço de corrente e é dado por

$$\frac{I_{Spico}}{\bar{i}_{Gpico}} \geq 2 \quad (2.40)$$

O fator de potência é outra importante característica na utilização do conversor. As expressões (2.41) a (2.44) apresentam a conceituação geral para esta característica.  $I_{INef}$  é a corrente eficaz na entrada do conversor,  $I_{IN(1)ef}$  é a corrente eficaz da fundamental na entrada do conversor e  $\theta_{(1)}$  é o ângulo entre a tensão de rede e a componente fundamental da corrente. O índice  $n$  indica a ordem do harmônico de corrente. A DHT é a distorção harmônica total da corrente de entrada tendo a frequência da rede com harmônico fundamental.

$$FP = \frac{I_{IN(1)ef}}{I_{INef}} \cos \theta_{(1)} \quad (2.41)$$

$$DHT = \frac{\sqrt{\sum_2^n I_{IN(n)ef}^2}}{I_{N(1)ef}} \quad (2.42)$$

$$FP = \frac{1}{\sqrt{1 + DHT^2}} \cos \theta_{(1)} \quad (2.43)$$

$$DHT = \sqrt{\frac{\cos^2(\theta_{(1)})}{FP^2} - 1} \quad (2.44)$$

Para o conversor *boost*, o fator de potência e a distorção harmônica total podem ser calculados analiticamente pelas expressões

$$FP = \frac{\sqrt{2}}{\sqrt{\pi}} \left[ \frac{Y_1(\alpha)}{\sqrt{\alpha} \sqrt{Z_1(\alpha)}} \right] \quad (\text{com filtro de linha}) \quad (2.45)$$

$$FP = \sqrt{\frac{3(1-\alpha)Y_1(\alpha)}{2\pi\alpha}} \quad (\text{sem filtro de linha}) \quad (2.46)$$

$$Y_1 = 2 - \frac{\pi}{\alpha} + \frac{2}{\alpha\sqrt{1-\alpha^2}} \left[ \frac{\pi}{2} + \tan^{-1}\left(\frac{\alpha}{\sqrt{1-\alpha^2}}\right) \right] \quad (2.47)$$

$$Z_1(\alpha) = \frac{2}{1-\alpha^2} + \frac{\pi}{\alpha} + \frac{2\alpha^2-1}{\alpha(1-\alpha^2)\sqrt{1-\alpha^2}} \frac{2}{\sqrt{1-\alpha^2}} \left[ \frac{\pi}{2} + \tan^{-1}\left(\frac{\alpha}{\sqrt{1-\alpha^2}}\right) \right] \quad (2.48)$$

Onde  $\alpha=1/M$ .

O FP pela corrente média (com filtro de linha) é dado por (2.46) e o FP pela corrente instantânea (considerando a freq. de chaveamento) é dado por (2.48). As expressões (2.47) e (2.48) são resultados de integrações, obtidos de [27].




Figura 2.5: FP e DHT para boost em MCD.

Na Figura 2.5 são ilustradas as curvas do  $FP$  e da  $DHT$  para operação MCD em função da razão de transferência estática  $M$  para duas situações: a) o valor médio da corrente de entrada no período de chaveamento (com filtro) e b) levando-se em conta os efeitos de chaveamento (sem filtro) [29-30]. Estas Figuras mostram de forma padrão, a qualidade de corrente de entrada.

### 2.2.2.3 Operação no Modo de Condução Crítica

Das expressões  $V_o = \frac{V_G}{1-D}$  e  $M = V_o/V_G$  obtém-se

$$D(t) = 1 - \frac{1}{M} \cdot \text{sen} \omega_G t \quad (2.49)$$

Para operação a  $t_{ON}$  constante tem-se

$$D(t) = t_{ON} / T_{CH} \quad (2.50)$$

A Figura 2.6a ilustra a variação da razão cíclica  $D$  dentro de um semi-ciclo da rede para operação em MCC ou MCCrit. Este padrão de variação de  $D$  garante corrente senoidal para estes modos. Da equação (2.50) obtém-se a frequência de chaveamento

$$f_{CH} = \frac{1}{t_{ON}} \left[ 1 - \frac{\text{sen} \omega_G t}{M} \right] \quad (2.51)$$

O valor mínimo da frequência de chaveamento ocorre em  $\omega t = 0^\circ$

$$f_{CH \min} = \frac{1}{t_{ON}} \left[ 1 - \frac{1}{M} \right] \quad (2.52)$$

O valor máximo da frequência de chaveamento ocorre em  $\omega t = 90^\circ$

$$f_{CH \max} = \frac{1}{t_{ON}} \quad (2.53)$$

A frequência de chaveamento normalizada por (2.52) é dada por

$$\bar{f}_{CH} = \frac{f_{CH}}{f_{CH \min}} = \frac{M - \text{sen} \omega_G t}{M - 1} \quad (2.54)$$

A Figura 2.6b ilustra a variação de frequência de chaveamento normalizada para operação em MCCrit ou MCC. O fator de potência e a distorção harmônica total, considerando a frequência de chaveamento, são dados por.

$$FP = \frac{P_{IN}}{V_{RMS} I_{RMS}} = \frac{\left( \frac{V_G I_P}{4} \right)}{\left( \frac{V_G}{\sqrt{2}} \right) \left( \frac{I_P}{\sqrt{3}} \frac{1}{\sqrt{2}} \right)} = 0,866 \quad (2.55)$$

e

$$DHT = \sqrt{\frac{1}{FP^2} - 1} = 0,5756 \quad (57,56\%) \quad (2.56)$$

Com filtro de entrada  $L_f C_f$ , a corrente no denominador de (2.55) é dada por  $I_{RMS} = I_P / 2\sqrt{2}$ , neste caso,  $FP=1$ , e  $DHT=0\%$ .




Figura 2.6: Características para o conversor boost no MCCrit: semi-ciclo com  $f_G=50\text{Hz}$ .

#### 2.2.2.4 Operação no Modo de Condução Contínua

##### a) Controle por Histerese de corrente: Banda constante

No controle por histerese constante, é utilizada frequência de chaveamento variável. Sendo  $\Delta I$  a banda de histerese pico-a-pico, os tempos para comutação da chave são dados pelas equações

$$t_{ON} = \frac{L\Delta I}{V_G \text{sen} \omega_G t} \quad (2.58)$$

e

$$t_{OFF} = \frac{L\Delta I}{V_O - V_G \text{sen} \omega_G t} \quad (2.59)$$

A lei de variação da frequência de chaveamento  $f_{CH}$  num semi-ciclo da rede é dada por

$$T_{CH} = t_{ON} + t_{OFF} = \frac{L\Delta I}{V_O(1-D(t))D(t)} \quad (2.60)$$

A variação de  $f_{CH}$  é dada por

$$f_{CH} = \frac{V_o}{L\Delta I} (1 - D(t))D(t) \quad (2.61)$$

ou por

$$f_{CH} = \frac{V_G}{L\Delta I} \left(1 - \frac{1}{M} \text{sen}\omega_G t\right) \text{sen}\omega_G t \quad (2.62)$$

A variação de  $f_{CH}$  normalizada é mostrada na Figura 2.7a, onde a  $f_{CH}$  é normalizada por  $\frac{V_G}{L\Delta I}$ .




Figura 2.7a: Variação de  $f_{CH}$  normalizada para histerese constante.

## b) Controle por Histerese de corrente: Banda variável

Neste caso, a banda de histerese é dada por

$$\Delta I \text{sen}\omega_G t \quad (2.63)$$

sendo  $\Delta I$  o valor de pico da banda de histerese. Os tempos para comutação da chave são dados por

$$t_{ON} = \frac{L\Delta I}{V_G} \quad (2.64)$$

$$t_{OFF} = \frac{L\Delta I \text{sen}\omega_G t}{V_o - V_G \text{sen}\omega_G t} \quad (2.65)$$

Assim, o período de chaveamento  $T_{CH}$  é dado por

$$T_{CH} = t_{ON} + t_{OFF} = L\Delta I \left( \frac{1}{V_G} + \frac{\text{sen}\omega_G t}{V_o - V_G \text{sen}\omega_G t} \right) \quad (2.66)$$

A lei de variação da frequência de chaveamento  $f_{CH}$  num semi-ciclo da rede é dada por

$$f_{CH} = \frac{V_G}{L \cdot \Delta I} \left(1 - \frac{1}{M} \text{sen} \omega_G t\right) \quad (2.67)$$

O gráfico mostrando a curva de variação da  $f_{CH}$  normalizada por  $\frac{V_G}{L \cdot \Delta I}$  é dado na Figura 2.7b.




Figura 2.7b: Variação de  $f_{CH}$  normalizada para histerese variável.

O valor de  $L$  em função da banda de histerese, para garantir o modo de condução contínua, é dado por

$$L \geq \frac{V_o}{4 \Delta I \cdot f_{S \max}} \quad (2.68)$$

O valor de  $C$  em função da ondulação de tensão de saída é por

$$C \geq \frac{P_o}{2 f_G (V_{o \max}^2 - V_{o \min}^2)} \quad (2.69)$$

### c) Controle por Corrente de Entrada Média

Para o controle por corrente média é levantada a ondulação de corrente no indutor  $L$  normalizada por  $V_g/(f_G L)$ . Rearranjando (2.67), Sendo  $\Delta I$  a ondulação pico-a-pico, chega-se à expressão

$$\Delta \bar{I} = \left[ \frac{L \Delta I}{V_G T_{CH}} \right] = \text{sen}(\omega_G t) - \frac{1}{M} \text{sen}^2(\omega_G t) \quad (2.70)$$

Onde o valor máximo da ondulação é dado por

$$\Delta \bar{I}_{MAX} = \frac{M}{4} = \frac{V_o}{4V_G} \quad (2.71)$$

e o cálculo de L é fornecido por

$$L = \left[ \frac{\Delta \bar{I}_{MAX} V_G}{\Delta I_{MAX} f_s} \right] = \left[ \frac{V_o}{4V_G} \right] \frac{V_G}{\Delta I_{MAX} f_{CH}} = \left[ \frac{V_o}{4 \Delta I_{MAX} f_{CH}} \right] \quad (2.72)$$

Normalmente se adota  $\Delta I_{MAX} = 0.2I_G$ , ou seja, 20% da corrente de pico da rede.




Figura 2.8: Ondulação de corrente normalizada por  $2.V_g/X_L$

A Figura 2.8 mostra o comportamento da ondulação normalizada num semi-ciclo parametrizada por  $M$ . Existe, entretanto, um compromisso entre valor de ondulação e constante de tempo do conversor dada por  $LC$ . Pois se a ondulação é diminuída, o conversor fica mais lento, além de aumentar o volume e o peso do indutor L. A ondulação de tensão na saída é dada por

$$\Delta V_o = \frac{P_o}{2\pi 120 V_o C_o} \quad (2.73)$$

Normalmente se adota um valor de 5% para ondulação relativa

$$\frac{\Delta V_o}{V_o} \leq 0,05 = \frac{1}{20} \quad (2.74)$$

### 2.2.2.5 Cálculo do Filtro de Linha

Considerando a expressão abaixo é para transferência entrada saída do filtro  $LC$  entre a rede e a entrada do conversor *boost*

$$\frac{v_2}{v_1} = \frac{1}{\omega_f^2 - \omega^2 + 2\xi\omega_f j\omega} \quad (2.75)$$

Onde

$$\omega_f = \frac{1}{\sqrt{L_f C_f}}, \quad (2.76)$$

$$\xi = \frac{1}{2R_{EQ}} \sqrt{\frac{L_f}{C_f}} \quad (2.77)$$

e

$$R_{EQ} = \frac{V_o}{2I_G} \quad (2.78)$$

Onde  $I_G$  Adota-se amortecimento crítico para resposta deste filtro e, é importante que a frequência de corte deste filtro seja pelo menos 50 vezes a frequência da rede

$$\xi = 1 \text{ e } \omega_f \geq 50\omega_G \quad (2.79)$$

Adotando-se (2.79), os valores de  $L_f$  e  $C_f$  podem ser calculados por

$$L_f = \frac{V_G}{2I_G} \frac{1}{f_G} 6320 \mu H \quad (2.80)$$

$$C_f = \frac{2I_G}{V_G} \frac{1}{f_G} 1580 \mu F \quad (2.81)$$

É interessante que a frequência de chaveamento esteja pelo menos uma década acima da frequência do filtro.

$$f_{CH} \geq 10f_f \quad (2.82)$$

## 2.3 Classificação das técnicas de controle para CFP aplicadas ao conversor *boost*

As técnicas de controle de fator de potência são classificadas, neste trabalho, pelo número de malha de controle (uma, duas ou três malhas), pelo modo de condução e pelo tipo de solução (senoidal ou não-senoidal). Os modos de condução podem ser: modo de condução contínua de corrente (MCC), modo de condução crítica de corrente (MCCrit) e modo de condução descontínua de corrente MCD. As técnicas de controle mais simples geralmente pagam um preço, que pode ser: a) corrente senoidal com operação no modo de condução descontínua (MCD) com problemas de ondulação de corrente de linha e aumento de esforços nos componentes; b) modo de condução contínua (MCC) com corrente não-senoidal. As técnicas de controle mais complexas operam com corrente de linha senoidal no modo de condução contínua (MCC).

Tipo I: Seguidor espontâneo de tensão de linha  $v_G$ .

Tipo II: Controle por imposição de corrente via multiplicador (template).

Tipo III: Emuladores de resistência por controle de carga.

Tipo IV: Controle por corrente grampeada.

Tipo I: Seguidor espontâneo de tensão de linha  $v_G$

Este tipo inclui a técnica de seguidor de tensão operando no MCD com corrente de pico senoidal e a técnica no MCCrit com corrente média senoidal. Na Figura 2.9 é mostrado o esquema de controle para o caso de MCD [29-30], a técnica é de baixo custo e muito simples de ser implementada. A técnica por seguidor de tensão tem a vantagem de trabalhar  $f_{CH}$  constante e  $D$  constante em cada semi-ciclo. Além disto, as perdas de comutação são reduzidas e o diodo de circulação  $D$  pode ser lento. Esta técnica é indicada para potências baixas e conversores de baixo custo. Isto devido aos esforços de corrente nos dispositivos (igual ou maior a 2), o que pode causar poluição

na rede por alto nível de ondulação de corrente na frequência de chaveamento e que, se não usar filtro de linha, também pode causar emissão eletromagnética. Além disso, a DHT para  $M$  próximo de um é muito degradada. Quanto à estrutura, os diodos da ponte retificadora devem ser de bloqueio rápido. No entanto, para o conversor, à medida que  $M$  assume valores maiores que um, a  $DHT$  apresenta valores aceitáveis. Para os conversores *sepic*, *flyback* e *cúk*, que são emuladores de resistências naturais para quaisquer valores de  $M$ , e apresentam  $DHT = 0\%$  para corrente de entrada média (com filtro de linha). Porém, para operação sem filtro de linha estes conversores apresentam um nível maior de poluição de linha se comparados com o *boost*.




Figura 2.9: Seguidor de tensão (MCD).




Figura 2.10: Condução crítica (MCCrit).

Para a técnica de controle no MCCrit o tempo de condução da chave ( $t_{ON}$ ) é feito constante durante todo o ciclo da rede [25]. O tempo de bloqueio  $t_{OFF}$  é o tempo necessário para a corrente do indutor  $L$  chegar a zero. O controle no modo de condução crítica pode ser implementado sem o uso de sensor de corrente. Neste caso, o fechamento da chave ocorre quando a tensão do indutor também vai de  $V_O - v_G$  a zero. No esquema mostrado na Figura 2.10, o controle de  $t_{ON}$  é feito pela saída do amplificador de erro para regulação da tensão de saída. Este tipo de controle pode ser entendido como um caso particular de histerese quando a banda de histerese inferior é feita igual a zero [31]. O MCCrit apresenta algumas vantagens frente à técnica MCD:

a *DHT* é muito baixa e independe de  $M$  uma vez que, no MCCrit, o *boost* é um emulador de resistência natural e o esforço de corrente nos dispositivos é igual a 2, o que pode causar poluição na rede menor que no MCD. Como no caso MCD, o diodo de circulação  $D$  pode ser lento. Esta técnica apresenta as desvantagens de trabalhar com  $f_{CH}$  variável, normalmente com  $D$  constante, e os diodos da ponte retificadora devem ser de bloqueio rápido. Se para o caso MCD as perdas de comutação são reduzidas, aqui esta vantagem fica condicionada à  $f_{CH}$  variável.

### Tipo II: Controle por imposição de corrente via multiplicador (template)

Este tipo inclui as técnicas de corrente instantânea (controle de corrente de pico e controle por histerese) e de corrente média [38]. Neste caso o conversor opera no MCC com corrente senoidal e com esforço de corrente nos dispositivos igual a 1 [33]. A referência de corrente é obtida na saída do multiplicador como um produto entre uma amostra da tensão de rede retificada e um sinal de controle vindo do regulador de  $V_O$ . Estas técnicas utilizam um sensor da tensão de linha para obter uma referência senoidal para a corrente, um multiplicador analógico e um amplificador de erro na malha de corrente.

Todas estas técnicas (tipo II) têm a vantagem se utilizar diodos lentos na retificação de rede. Entretanto, o diodo de circulação  $D$  deve ser de comutação rápida. As técnicas de corrente instantânea são sensíveis a ruídos de comutação e apresentam distorção na forma de onda de corrente nas extremidades do semi-ciclo. Estas últimas desvantagens são eliminadas nas técnicas de controle por corrente média.

O controle pela corrente de pico, ilustrado na Figura 2.11, consiste em controlar a corrente na chave  $Q$  (ou no diodo  $D$ ) pela referência senoidal da tensão de entrada. Várias soluções foram propostas para melhorar o desempenho do controle de corrente de pico no sentido de diminuir a *DHT*. Uma redução de harmônicos pode ser feita com algumas soluções: a) introdução de rampa de compensação externa [42], b) modificação de corrente de referência [43-44] e c) conversão para corrente média [45].




Figura 2.11: Corrente de pico (na chave).

O Controle por histerese consiste em limitar a variação da corrente de entrada em determinados desvios ou bandas de histerese [39]. São duas as possibilidades de histerese: histerese fixa, ilustrado na Figura 2.12, e histerese variável, ilustrado na Figura 2.13.




Figura 2.12: Histerese fixa




Figura 2.13: Histerese variável

Para banda de histerese fixa (histerese relativa variável) um problema ocorre nas extremidades do semi-ciclo da rede quando o valor de  $i_G$  é menor que a banda, isto ocasiona uma zona morta na forma de onda da corrente [32]. Para banda de histerese variável (histerese relativa constante) um problema é a frequência de chaveamento

variável [40], que se torna muito alta nas extremidades do semi-ciclo da rede, quando a corrente vai a zero. Melhorias para este problema foram apresentadas em [41], onde a frequência de chaveamento é mantida constante.

A técnica de controle da corrente média, mostrado na Figura 2.14, apresenta melhor desempenho que as anteriores, porém sua implementação é relativamente complexa e, principalmente, de custo maior [32-35]. Trata-se, portanto, de uma solução indicada apenas para médias potências e aplicações industriais. Nesta estratégia de controle a corrente de entrada é amostrada e filtrada por um amplificador de erro onde ocorre também a comparação desta corrente com uma referência. A saída deste amplificador é usada para acionar o bloco PWM e o *driver* da chave.




Figura 2.14: Corrente média.

O sinal obtido na saída do amplificador de erro pode seguir direto para o PWM, ou, pode passar por um regulador de corrente  $R_i$ , veja Figura 2.14. A estrutura deste regulador vai depender do modelo, ou da função de transferência, do conversor *boost*. A referência de corrente é obtida na saída do multiplicador como um produto entre uma amostra da tensão de rede retificada e um sinal de controle vindo do regulador de  $V_o$ . Algumas desvantagens deste tipo de controle são: uso de sensor da tensão de linha

para obter uma referência senoidal, uso de um multiplicador analógico e um amplificador de erro na malha de corrente.

### Tipo III: Emuladores de Resistência por controle de carga

Diferentes técnicas que operam nos modos MCD e MCC têm sido apresentadas para controle de corrente média ou instantânea sem o uso de multiplicadores nem de malha de controle de corrente. Neste caso não há necessidade de amostra (sensor) de tensão de linha, nem de multiplicadores, além de apresentar dificuldades de projetos para a malha de controle de corrente [45]. Estas desvantagens são inerentes ao tipo II para o controle de corrente média. Porém, os resultados obtidos com emuladores de resistência, tipo III, são tão bons quanto os do tipo II. Os três primeiros tipos são soluções muito estudadas e conhecidas. Diversos autores introduziram soluções para melhorar os desempenhos de tais tipos. O tipo III é conhecido como técnica de controle de carga, controle de carga ou controle por um ciclo. Para este tipo, será feito um estudo integrado destas soluções com o objetivo de se obter uma sistematização para as técnicas de controle de carga.

### Tipo IV: Controle de corrente não senoidal

Este tipo inclui o controle de corrente grampeada, mostrado na Figura 2.15, que opera no MCC [36] para corrente de linha não-senoidal. Esta técnica tem baixo custo é muito simples de ser implementada e pode ser utilizada para potências médias e altas (vários kW) por dois motivos: a) o esforço de corrente nos dispositivos é menor que um (0,786) e b) proporciona alta eficiência devido a baixas perdas de condução. Neste caso, a corrente de pico de entrada é grampeada num valor fixo durante todo o ciclo da rede. O controle de valor de grampeamento é, normalmente, gerado a partir do erro de tensão de saída. O preço desta estratégia é o alto valor da distorção harmônica total

(DHT), porém com um nível de harmônicos que ainda satisfaz os limites impostos pela Norma.




Figura 2.15: Corrente Grampeada.

## 2.4 Conclusões

Neste capítulo foi apresentada uma visão geral das técnicas de controle para correção de fator de potência em sistemas monofásicos aplicadas ao conversor *boost*. Inicialmente, é apresentada uma revisão do conversor *boost* para operação CC-CC. Em seguida são apresentadas as principais características desta topologia operando como conversor CA-CC para os diversos modos de condução. Nesta revisão do *boost* são apresentados os subsídios necessários para projeto com tensão de entrada universal, nos modos MCC, MCD e MCCrit.

As técnicas estudadas podem apresentar uma, duas ou três malhas de controle. As técnicas com uma malha de controle são mais simples e, embora operem com corrente de linha senoidal, pagam o preço de operar no MCD ou no MCCrit. As técnicas com duas malhas de controle operam no MCC podendo ser de corrente senoidal, caso do controle de carga, ou com corrente de linha não senoidal, caso do controle por corrente grampeada. As técnicas com três malhas de controle operam com corrente de linha senoidal e no MCC. Estas últimas apresentam, no entanto, algumas desvantagens; a) necessidade de uma terceira malha de controle (para a tensão da

rede); b) o uso de multiplicadores analógicos e c) complexidade relativa no projeto do compensador de corrente para controle da corrente média. O caso de controle por corrente de instantânea apresenta distorção na forma de onda de corrente, que obriga o uso de estruturas para correção destas distorções (rampa externa, modificação da referência de corrente, etc.). O controle de carga apresenta duas malhas com todas as vantagens do controle com três malhas.

# CAPÍTULO 3

## Sistematização das Técnicas de Controle de Carga

### 3.1 Introdução

As técnicas de controle de carga têm a vantagem de não exigir a investigação da natureza pulsante e não-linear do conversor, ao mesmo tempo que conseguem o controle dinâmico instantâneo da corrente média ou de pico. Ou seja, esta estratégia leva apenas um ciclo de chaveamento para a variável de controle (saída do acionamento) atingir o novo regime estacionário, após um transitório. Este tipo de controle tem sido empregado em várias estruturas com diversas funções: em [49] o controle de carga é aplicado a um amplificador chaveado de potência de áudio; em [50] este controle é investigado para o conversor *buck* e em [51] a análise é feita para o conversor *flyback*.

Neste capítulo é apresentada uma sistematização das técnicas de controle de carga aplicadas na correção de fator de potência com ênfase à topologia *boost*. Também são considerados dois conversores derivados da topologia *boost*: o retificador bipolar com número reduzido de componentes (RBR) apresentado em [8] e o conversor *boost* intercalado apresentado em [23]. Para tais conversores é apresentado o procedimento para realização do controle de carga.

Considerando um Emulador de Resistência como uma estratégia de controle que impõe ao conversor uma relação linear entre a tensão de entrada e a corrente de

entrada, e com constante de proporcionalidade dado por  $Re$ . O princípio das técnicas de controle de carga é apresentado em [47-48] e consiste na implementação de uma das equações matemáticas características do conversor, onde a tensão de entrada  $v_G$  é substituída por  $Re.i_G$ , como  $i_G$  pode ser obtido via sensor não há necessidade de se ter uma amostra (sensor) de  $v_G$ . Estas técnicas são aplicadas para as correntes do indutor (igual à corrente de entrada no conversor *boost*), da chave ou do diodo (saída), podendo ser utilizado tanto o valor médio como o valor instantâneo das mesmas. Um procedimento geral com quatro passos para a concepção do controle de carga para corrente média e MCC é apresentado em [47] e pode ser resumido da seguinte forma:

Passo 1: O objetivo do controle na correção de fator de potência é expresso por:

$$\bar{i}_G = \frac{v_G}{R_e} \quad (3.1)$$

Passo 2: A relação entrada-saída de tensão para o MCC em regime permanente para uma dada topologia é determinada e  $v_G$  é substituída segundo a equação acima.

Passo 3: Levantar as relações entre a corrente de entrada e as correntes da chave e do diodo.

Passo 4: Substituindo os resultados do passo 2 no passo 3, é obtido um conjunto de possíveis soluções.

## 3.2 Controle de carga para o conversor *boost*

As técnicas de controle de carga podem ser realizadas no MCC pelas correntes no indutor, na chave ou no diodo. Para cada uma destas possibilidades, o controle pode ser feito pela corrente média ou pela corrente instantânea. O princípio das técnicas de controle de carga pode ser aplicado no MCD bastando, para isto, definir a equação para gerar uma lei de controle segundo a expressão de  $Re$  dada em (3.1). A seguir é apresentado o procedimento para cada uma dessas possibilidades.

### 3.2.1 Controle de carga pela corrente média no MCC

A realização das técnicas de controle de carga para o conversor *boost* operando no MCC, segundo a técnica dos quatro passos, é descrita a seguir:

**Passo 1:** Assumir a lei de emulação de resistência

$$R_e = \frac{v_G}{i_G} \quad (3.2)$$

**Passo 2:** A transferência é dada por

$$\frac{V_o}{v_G} = \frac{1}{1-D} \quad (3.3)$$

Para o conversor boost a relação entre a corrente no indutor e a corrente de entrada é dada por

$$\bar{i}_L = \frac{1}{T_s} \int_0^{T_s} i_L(\tau) d\tau = |\bar{i}_G| \quad (3.4)$$

Substituindo (3.2) em (3.3) e levando-se em conta (3.4) chega-se a

$$\bar{i}_L = \frac{V_o}{R_e}(1-D) \quad (3.5)$$

**Passo 3:** As relações entre a corrente no indutor e as correntes na chave e no diodo são dadas por

$$\bar{i}_S = \bar{i}_L D \quad (3.6)$$

$$\bar{i}_D = \bar{i}_L(1-D) \quad (3.7)$$

**Passo 4:** Substituindo (3.5) nas equações (3.6) e (3.7) chega-se a três equações características para controle de carga pela corrente média

$$\boxed{\bar{i}_L = \frac{V_o}{R_e}(1-D)} \quad \text{ou} \quad \boxed{\bar{i}_L = \frac{V_o}{R_e} D_{OFF}} \quad (3.8)$$

$$\boxed{\bar{i}_S = \bar{i}_L D = \frac{V_o}{R_e}(1-D)D} \quad (3.9)$$

$$\boxed{\bar{i}_D = \bar{i}_L(1-D) = \frac{V_o}{R_e}(1-D)^2} \quad (3.10)$$

As equações para algumas topologias são apresentadas na tabela 3.1 [46-47]. Comparando as equações naquela tabela, pode-se observar que o conversor *boost* apresenta as formas de onda mais fáceis de implementar

Conversor	$\bar{i}_S$ - Controle de $t_{ON}$	$\bar{i}_D$ - Controle de $t_{OFF}$	$\bar{i}_L$ - Controle de $t_{ON}/t_{OFF}$
<i>Buck</i>	$\bar{i}_S = \frac{V_O}{R_e} \frac{1}{D}$	$\bar{i}_D = \frac{V_O}{R_e} \frac{D_{OFF}}{(1-D_{OFF})^2}$	$\bar{i}_L = \frac{V_O}{R_e} \frac{1}{D^2}$
<i>Boost</i>	$\bar{i}_S = \frac{V_O}{R_e} (1-D)D$	$\bar{i}_D = \frac{V_O}{R_e} D_{OFF}^2$	$\bar{i}_L = \frac{V_O}{R_e} (1-D)$
<i>Buck-boost</i>	$\bar{i}_S = \frac{V_O}{R_e} \left( \frac{1-D}{D} \right)$	$\bar{i}_D = \frac{V_O}{R_e} \left( \frac{D_{OFF}}{1-D_{OFF}} \right)^2$	$\bar{i}_L = \frac{V_O}{R_e} \frac{(1-D)}{D^2}$

Tabela 3.1: Características de corrente média.

### 3.2.2 Controle de carga pela corrente instantânea no MCC

Para o controle da corrente de pico o passo três utiliza as relações entre as correntes de pico da chave e do diodo com a corrente de entrada

$$i_{SPico} = \bar{i}_G + \frac{v_G}{2L} DT_{CH} \quad (3.11)$$

$$i_{Dmin} = \bar{i}_G - \frac{(V_O - v_G)}{2L} (1-D)T_{CH} \quad (3.12)$$

O segundo termo do lado direito de (3.11) e (3.12) é a ondulação de corrente acumulada durante  $t_{ON}$  ou  $t_{OFF}$ . Substituindo (3.2) no primeiro termo obtém-se,

$$i_{SPico} = \frac{v_G}{R_e} + \frac{v_G}{2L} DT_{CH} \quad (3.13)$$

$$i_{Dmin} = \frac{v_G}{R_e} - \frac{(V_O - v_G)}{2L} (1-D)T_{CH} \quad (3.14)$$

Substituindo (3.3) nas equações (3.13) e (3.14) e, substituindo  $(1-D)$  em (3.14) por  $D_{OFF}$  e rearranjando esta última equação chega-se a

$$i_{Spico} = \frac{V_o}{R_e}(1-D) + \frac{V_o}{2Lf_{CH}}(1-D)D \quad (3.15)$$

$$i_{Dmin} = V_o \left[ \frac{1}{R_e} - \frac{1}{2Lf_{CH}} \right] D_{OFF} + \frac{V_o}{2Lf_{CH}} D_{OFF}^2 \quad (3.16)$$

O controle é feito para  $t_{ON}$  pela expressão (3.15) e para  $t_{OFF}$  pela expressão (3.16).

O caso de solução por portadora linear para corrente de pico é uma linearização. Nesta linearização a ondulação (frequência de chaveamento) de corrente no indutor é desprezada. Assim esta solução guarda ainda um erro na emulação de  $R_e$ .

$$i_{SPico} = \frac{V_o}{R_e}(1-D) \quad (3.17)$$

$$i_{Dmin} = \frac{V_o}{R_e} D_{OFF} \quad (3.18)$$

Uma opção de melhoria para controle linear de corrente de pico é filtrar a corrente detectada para se obter o valor médio [48].

### 3.2.3 Controle de carga no MCD

Neste caso, não há sensor nem controle de corrente e, a expressão de  $R_e$  tem como objetivo, não mais eliminar  $v_G$  e sim, eliminar  $i_G$  na equação de corrente média de entrada. Esta estratégia trabalha com sensor de  $v_G$ . Como se sabe, o conversor *boost* é o mais popular na correção de fator de potência. Porém no MCD este não é um seguidor de tensão natural (como é o caso dos conversores *buck-boost* e *zeta*) porque apresenta distorção de corrente em função da relação  $M=V_o/V_G$ , veja Figura 2.4. Para resolver este problema foi introduzida uma nova técnica de controle chamada *controle de um ciclo* [53] onde a distorção é efetivamente reduzida e o erro de corrente média é zerado a cada ciclo. Nesta estratégia é feito o controle de  $t_{ON}$  utilizando a expressão de corrente média no indutor  $L$  no período de chaveamento  $T_{CH}$ .

$$\bar{i}_L = \frac{T_{CH}}{2L} v_G \frac{V_O}{(V_O - v_G)} D^2 \quad (3.19)$$

Substituindo (3.2) em (3.19), chega-se a

$$1 = \frac{T_{CH}}{2L} \frac{V_O R_e}{(V_O - v_G)} D^2 \quad (3.20)$$

Considerando as tensões amostradas de entrada e de saída  $v_{GS}$  e  $V_{OS}$ , respectivamente, a expressão que dá a lei de controle desta estratégia é dada por

$$(V_{OS} - v_{GS}) = V_{OS} \frac{R_e}{2LT_{CH}} t_{ON}^2 \quad (3.21)$$

### 3.3 Sistematização das técnicas de controle de carga.

A tabela 3.2 mostra o resumo das técnicas de controle de carga aplicadas à topologia *boost* no MCC. As equações com  $D_{OFF}$  indicam controle de  $t_{OFF}$  e, as equações com  $D$  indicam controle de  $t_{ON}$ .

	Corrente Média	Corrente de Pico
Controle por Portadora Linear MCC	$\bar{i}_L = \frac{V_O}{R_e} D_{OFF}$ ou	$i_{SPico} = \frac{V_O}{R_e} (1 - D)$
	$\bar{i}_L = \frac{V_O}{R_e} (1 - D)$	$i_{DPico} = \frac{V_O}{R_e} D_{OFF}$
Controle por Portadora Não-linear MCC	$\bar{i}_S = \frac{V_O}{R_e} (1 - D) D$	$i_{SPico} = \frac{V_O}{R_e} (1 - D) + \frac{V_O}{2Lf_{CH}} (1 - D) D$
	$\bar{i}_D = \frac{V_O}{R_e} D_{OFF}^2$	$i_{Dmin} = V_O \left[ \frac{1}{R_e} - \frac{1}{2Lf_{CH}} \right] D_{OFF} + \frac{V_O}{2Lf_{CH}} D_{OFF}^2$
Controle no MCD Controle de $t_{ON}$	$(V_{OS} - v_{GS}) = V_{OS} \frac{R_e}{2LT_{CH}} t_{ON}^2$	

Tabela 3.2: Controles de carga para o conversor *boost*.

Na Figura 3.1 é apresentado o diagrama de blocos generalizado para as técnicas de controle de carga aplicada ao conversor *boost*. As Figuras 3.2, 3.3 e 3.4 ilustram possíveis realizações para os blocos A, B e C relacionadas à topologia *boost*. Todas as soluções operam com frequência de chaveamento constante (*clock*), podendo ter  $t_{ON}$  ou  $t_{OFF}$  controlados.




Figura 3.1: Diagrama em blocos generalizado para as técnicas de controle de carga.

A Figura 3.2 ilustra o esquema básico do bloco A para tratamento da corrente. Em (a) é apresentado um amplificador com ganho dado pelo inverso da resistência  $R_S$  do sensor de corrente, neste caso, a saída do operacional fornece o valor da corrente instantânea (em tensão). Em (b) a estrutura trabalha com dois integradores que atuam em períodos de chaveamento alternados, isto é, integram a corrente de entrada num período completo e amostram, no período seguinte, o valor integrado. A constante de tempo  $R_I C_I$  para de cada integrador é dimensionada de forma a obter o valor da corrente de entrada média no período de chaveamento. Em (c) é apresentado o circuito integrador para as corrente da chave ou do diodo, como a integração é feita apenas durante  $t_{ON}$  ou  $t_{OFF}$ , respectivamente, não há necessidade de dois integradores, como

no caso da corrente de entrada. Da mesma forma, a constante de tempo  $R_I C_I$  do integrador é dimensionada de forma a obter o valor da corrente média.




Figura 3.2: Possíveis realizações para o bloco A.




Figura 3.3: Possíveis realizações para o bloco B.

O bloco B para comparação e chaveamento depende do acionamento ser feito por controle de  $t_{ON}$  ou por controle de  $t_{OFF}$ . Este bloco representa a igualdade na equação de controle. O *Reset* formado no bloco B que vai para os blocos com integradores, blocos A e C, pode vir do *clock* ou do *driver* ( $Q$  ou  $\bar{Q}$ ). Na Figura 3.3 as entradas  $v_I$  e  $v_C$  referem-se, respectivamente, ao lado esquerdo e ao lado direito da equação de controle.

O bloco C depende de que corrente é controlada ( $i_L$ ,  $i_S$  ou  $i_D$ ) e, se o controle é de corrente média ou de pico. Este bloco é chamado Gerador de Portadora e tem a variável  $vm$  como entrada para controlar a evolução da portadora. Para o MCC a esta variável é atribuído o valor  $vm = V_O/Re$ . Onde  $V_O$  é a tensão de saída e  $Re$  é a resistência de entrada imposta ao conversor. Para o MCD adota-se  $vm=V_{OS}$ .




Figura 3.4: Possíveis realizações para o bloco C.

Dependendo da portadora, dois tipos de controle são derivados: a) controle por portadora não-linear e b) controle por portadora linear ou controle linear. No primeiro caso, o bloco C usa, no mínimo, dois integradores em cascata. Este é o caso dos controles de corrente média e de corrente de pico na chave e no diodo por portadora não-linear. No segundo caso, o bloco C usa apenas um integrador. Este é o caso do controle de corrente média de entrada (indutor, no caso do conversor *boost*) e do controle linearizado das correntes de pico para a chave e o diodo, equivalentes ao tipo II de referência senoidal. Porém, neste último caso, não existe a necessidade de amostra de  $v_G$  nem multiplicador analógico ou rampa externa de compensação.

O caso de solução por portadora linear para corrente de pico é uma linearização. Nesta linearização a ondulação (frequência de chaveamento) de corrente no indutor é desprezada. Assim esta solução guarda ainda um erro na emulação de  $Re$ . Para o caso

de controle por portadora não-linear tanto as correntes médias quanto as correntes de pico (na chave e no diodo), apresentam soluções exatas, isto é, sem simplificações.

### 3.4 Simulação das técnicas de controle de carga

Das técnicas destacadas na tabela 3.2 algumas não serão simuladas: os casos de controle por portadora não-linear para corrente de pico utilizam mais integradores que todas as demais técnicas e, o caso da técnica de controle por corrente de entrada média com controle de  $t_{ON}$ , que é equivalente à técnica com controle de  $t_{OFF}$ , porém com a desvantagem da portadora  $(1-D)$  ser menos imediata que a portadora  $D$ . Na simulação todas as técnicas de controle de carga, tanto em MCC quanto em MCD foram aplicadas a um conversor com especificações idênticas. Os dados para o conversor *boost* são:

$L=2mH;$	$v_G=110V_{RMS};$	$I_G=3,08 A;$
$C=330\mu F;$	$V_O=385 V;$	$R_e=50\Omega;$
$f_{CH}=44,4 kHz;$	$M \approx 2,5;$	$vm = V_O / R_e = 7,7 V;$
$P_O=240W;$	$R=617,6\Omega;$	




Figura 3.5: Diagrama em blocos generalizado para as técnicas de controle de carga.

### 3.4.1 Pela corrente média de entrada com controle de $t_{OFF}$ .

O esquema usado na simulação desta técnica é mostrado na Figura 3.6. A expressão usada para esta estratégia de controle de  $t_{OFF}$  [47] é dada por

$$\bar{i}_L = \frac{V_O}{R_e} (1-D) = \frac{V_O}{R_e} D_{OFF} \quad (3.22)$$

A corrente de entrada média como função da corrente instantânea é dada por

$$\bar{i}_L = \frac{1}{T_{CH}} \int_0^{T_{CH}} i_L dt = \frac{V_O}{R_e} D_{OFF} \quad (3.23)$$




Figura 3.6: Esquema para controle de carga pela corrente média de entrada via eq. (3.22) com controle de  $t_{OFF}$ .

A corrente de entrada média via implementação do bloco A e a realização do bloco C para  $D_{OFF}$  ( $D$ ) é dada por

$$\bar{i}_L = \frac{R_S}{R_I C_I} \int_0^{T_{CH}} i_L dt = \left[ -\frac{V_O}{R_e} \right] \frac{T_{CH}}{RC} D_{OFF} \quad (3.24)$$

onde  $R_S$  é a resistência do sensor de corrente.  $R_I C_I$  e  $RC$  são as constantes de tempo para os integradores dos blocos A e B, respectivamente. Comparando (3.23) e (3.24) obtém-se os valores para  $R_I$ ,  $C_I$ ,  $R$  e  $C$ .

$$R_I C_I = R_S T_{CH} \quad (3.25)$$

$$RC = T_{CH} \quad (3.26)$$




Figura 3.7: Corrente de entrada: Controle de carga pela corrente média no indutor para  $M=2.5$ .




Figura 3.8: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

A estratégia apresentou boa resposta para qualquer valor de  $M$  e sem dificuldades de simulação. Uma desvantagem é o número de componentes, principalmente no bloco A.

### 3.4.2 Pela corrente média da chave.

O esquema usado na simulação desta técnica é mostrado na Figura 3.9. A expressão usada para esta estratégia de controle de  $t_{ON}$  [52] é dada por

$$\bar{i}_s = \frac{V_o}{R_e} (1 - D)D \quad (3.27)$$

A corrente da chave média como função da corrente instantânea é dada por

$$\bar{i}_s = \frac{1}{T_{CH}} \int_0^{DT_{CH}} i_s dt = \frac{V_o}{R_e} (1 - D)D \quad (3.28)$$




Figura 3.9: Esquema para controle de carga pela corrente média na chave segundo a eq. (3.27).

A corrente da chave média via implementação do bloco A e a realização do bloco C para  $(1-D)D$  é dada por (3.29), onde  $R_s$  é a resistência do sensor de corrente.  $R_I C_I$  e  $RC$  são as constantes de tempo para os integradores dos blocos A e B, respectivamente.

$$\bar{i}_s = \frac{R_s}{R_I C_I} \int_0^{DT_{CH}} i_s dt = \frac{V_o}{R_e} \frac{1}{2RCRC} T_{CH}^2 (1 - D)D \quad (3.29)$$

Comparando (3.28) e (3.29) obtém-se os valores para  $R_b$ ,  $C_b$ ,  $R$  e  $C$ .

$$R_I C_I = R_S T_{CH} \tag{3.30}$$

$$RC = T_{CH} / \sqrt{2} \tag{3.31}$$






Figura 3.10: Corrente de entrada: Controle de carga pela corrente média na chave para  $M=2.5$ .



(a) Detalhe para  $wt \approx 90^\circ$



(b) Detalhe para  $wt \approx 0^\circ$

Figura 3.11: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Esta estratégia apresentou resultados bastante satisfatórios para  $M=2,5$  onde o valor de  $D_{min}=1-1/M \approx 0,6$ . Pode-se prever que para  $M$  próximo da unidade  $D_{min}$  tende a zero. Na Figura 3.9 a evolução de  $v_I$  é mais rápida e há conflito no comparador do bloco B tanto pelos níveis dos sinais de entrada quanto pelas tensões de off set dos amplificadores operacionais dos blocos A e C.

### 3.4.3 Pela corrente média do diodo.

O esquema usado na simulação desta técnica é mostrado na Figura 3.12. A expressão usada para esta estratégia de controle [48] é dada por

$$\bar{i}_D = \frac{V_o}{Re} (1 - D)^2 = \frac{V_o}{Re} D_{OFF}^2 \quad (3.32)$$

A corrente do diodo média como função da corrente instantânea é dada por

$$\bar{i}_D = \frac{1}{T_{CH}} \int_0^{D_{OFF} T_{CH}} i_D dt = \frac{V_o}{Re} (D_{OFF})^2 \quad (3.33)$$




Figura 3.12: Esquema para controle de carga pela corrente média no diodo via eq. (3.32) com controle de  $t_{OFF}$ .

A corrente da chave média via implementação do bloco A e a realização do bloco C para  $D_{OFF}^2$  é dada por

$$\bar{i}_D = \frac{R_S}{R_I C_I} \int_0^{D_{OFF} T_{CH}} i_D dt = \frac{V_o}{R_e} \frac{1}{2RCRC} T_{CH}^2 D_{OFF}^2 \quad (3.34)$$

onde  $R_S$  é a resistência do sensor de corrente.  $R_I C_I$  e  $RC$  são as constantes de tempo para os integradores dos blocos A e B, respectivamente. Comparando (3.33) e (3.34) obtém-se os valores para  $R_b$ ,  $C_b$ ,  $R$  e  $C$ .

$$R_I C_I = R_S T_{CH} \quad (3.35)$$

$$RC = T_{CH} / \sqrt{2} \tag{3.36}$$




Figura 3.13: Corrente de entrada: Controle de carga pela corrente média no diodo para  $M=2.5$ .




Figura 3.14: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Esta estratégia apresenta dificuldades de se gerar  $D_{OFF}$  muito pequenos nas extremidades de cada semi-ciclo onde, veja Figura 3.11(b). Ou seja, esta técnica é limitada pela qualidade do circuito analógico para qualquer valor de  $M$ .

Além das técnicas com valor médio de corrente, a estratégia de emulador de resistência pode ser aplicada a controle de corrente de pico não linear [52] ou por linearização [48]. A equação para o controle por portadora não-linear via corrente de pico são dadas a seguir.

### 3.4.4 Pela corrente de pico na chave com portadora linear.

O esquema usado na simulação desta técnica é mostrado na Figura 3.15. Considerando expressão para a corrente de pico na chave com controle de carga por portadora não-linear (controle de  $t_{ON}$ )

$$i_{SPico} = \frac{V_o}{R_e}(1 - D) + \frac{V_o}{2Lf_{CH}}(1 - D)D \quad (3.37)$$

Nesta técnica é feita uma Linearização da expressão (3.37), resultando em

$$i_{SPico} = \frac{V_o}{R_e}(1 - D) \quad (3.38)$$




Figura 3.15: Esquema para controle de carga pela corrente de pico na chave via eq. (3.38).

Adotando

$$vm = \frac{V_o}{R_e} \quad (3.39)$$

chega-se a

$$i_{SPico} = vm(1 - D) \quad (3.40)$$

Igualando o lado direito de (3.40) à resposta do bloco C,

$$i_{SPico} = vm - vm \frac{t}{T_{CH}} = vm - vm \frac{t}{RC} \quad (3.41)$$

onde se chega a

$$RC = T_{CH} \quad (3.42)$$

Os cálculos para o bloco A são dados por

$$R_2 / R_1 = 1 / R_S \quad (3.43)$$

Onde  $R_S$  é a resistência do sensor de corrente.

Uma modificação de  $C$  via equação (3.15) [52] é introduzida afim de compensar o erro da linearização. Considerando as equações do controle por portadora não-linear (3.15) e do controle linearizado (3.38) iguais nos extremos de utilização do capacitor  $C$  tem-se

$$i_{SPico} = vm - vm \frac{t}{T_{CH}} = vm(1 - D) + \frac{V_G}{2Lf_{CH}} D \quad (3.44)$$

Rearranjando (3.44) tem-se

$$vm \frac{DT_{CH}}{RC} = vmD - \frac{V_G}{2Lf_{CH}} D \quad (3.45)$$

Explicitando  $C$  na equação acima chega-se ao valor máximo de  $C$ , dado por

$$C = \frac{vm_{MAX}}{R} \frac{T_{CH}}{\left( \frac{V_O}{R_e} - \frac{V_{G \min}}{2Lf_{CH}} \right)} \quad (3.46)$$




Figura 3.16: Corrente de entrada: Controle de carga pela corrente de pico na chave para  $M=2.5$ .




Figura 3.17: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

### 3.4.5 Pela corrente de pico no diodo com portadora linear.

O esquema usado na simulação desta técnica é mostrado na Figura 3.18. Considerando expressão para a corrente de pico na chave com controle de carga por portadora não-linear (controle de  $t_{ON}$ )

$$i_{D\min} = \frac{V_o}{R_e} D_{OFF} - \frac{(V_o - v_G)}{2Lf_{CH}} D_{OFF} \quad (3.47)$$

Nesta técnica é feita uma Linearização desta expressão, resultando em

$$i_{D\min} = \frac{V_o}{R_e} D_{OFF} = \frac{V_o}{R_e} \frac{t}{T_{CH}} \quad (3.48)$$




Figura 3.18: Esquema para controle de carga pela corrente de pico no diodo via eq. (3.48).

Analogamente ao caso anterior, adotou-se

$$\frac{V_O}{R_e} = vm \tag{3.49}$$

$$i_{D\min} = vmD_{OFF} = vm \frac{t}{T_{CH}} = vm \frac{t}{RC} \tag{3.50}$$

$$RC = T_{CH} \tag{3.51}$$

$$R_2 / R_1 = 1 / R_S \tag{3.52}$$




Figura 3.19: Corrente de entrada: Controle de carga pela corrente de pico no diodo para  $M=2.5$ .




Figura 3.20: Entradas (topo) e saída (base) do bloco B para  $M=2,5$ .

Uma modificação de  $C$  via equação (3.16) é introduzida a fim de compensar o erro da linearização. Considerando as equações do controle por portadora não-linear o do controle linearizado iguais nos extremos de utilização do capacitor  $C$  tem-se

$$i_{D_{\min}} = vm \frac{t}{RC} = \frac{V_o}{R_e} D_{OFF} - \frac{(V_o - v_G)}{2Lf_{CH}} D_{OFF} \quad (3.53)$$

Explicitando C na equação (3.53) chega-se ao valor máximo de C, dado por

$$C = \frac{vm_{MAX}}{R} \frac{T_{CH}}{\left( \frac{V_o}{R_e} - \frac{(V_o - V_{G_{\min}})}{2Lf_{CH}} \right)} \quad (3.54)$$

Das estratégias de controle para o MCC simuladas, pode-se verificar a eficiência de cada uma pela capacidade de gerar pulsos estreitos de  $D_{OFF}$ . A exigência deve-se ao fato de se ter  $M=2,5$  que significa  $D_{\min}=0,6$ . A exigência sobre  $D_{\min}$  vai se tornando crítica à medida que  $M$  se aproxima da unidade, quando  $D_{\min}$  tende a zero.

### 3.4.6 Controle de carga no MCD

Esta técnica apresenta as vantagens de frequência de chaveamento constante, controle PWM, redução da  $DHT$  (que não depender da relação  $M$ ) a valores muito baixos, comparáveis aos casos de MCC,. Porém, como a corrente de linha ainda é triangular na frequência de chaveamento, é necessário o uso de filtro de linha. Uma realização desta técnica é mostrada na Figura 3.21.

A equação para controle é dada por

$$(V_{OS} - v_{GS}) = V_{OS} \frac{R_e}{2LT_{CH}} t_{ON}^2 \quad (3.55)$$

A resposta do bloco C é dada por

$$v_c = \frac{v_m}{2R_1C_1R_2C_2} t_{ON}^2 \quad (3.56)$$

Fazendo  $vc = V_{OS} - v_{GS}$  em (3.56)

$$\frac{v_m}{2R_1C_1R_2C_2} t_{ON}^2 = V_{OS} \frac{R_e}{2LT_{CH}} t_{ON}^2 \quad (3.57)$$

Adotou-se a variável de controle  $vm = V_{OS}$ , assim

$$\frac{1}{R_1C_1R_2C_2} = \frac{R_e}{LT_{CH}} \quad (3.58)$$

O ganho do duplo integrador, para implementação analógica, deve ser de  $Re/(2LTs)$ .


O balanço de potência de entrada e saída é dada por

$$\frac{V_G^2}{2R_e} = \frac{V_O^2}{R_O} = P_O \quad (3.59)$$


Substituindo (3.61) em (3.59) chega-se a

$$\frac{1}{R_1 C_1 R_2 C_2} = \frac{V_G^2}{2P_O L T_{CH}} \quad (3.60)$$

Pode-se adotar  $R_1=R_2=R$  e  $C_1=C_2=C$ .



a) Circuito.



b) Principais formas-de-onda.

Figura 3.21: Controle de um ciclo para *boost* MCD via eq. (3.55).




Figura 3.22: Corrente de entrada para  $M=2,4$ .

$$\boxed{\text{DHT}=0,64\%}$$






Figura 3.23: Entradas(base) e saída (topo) do bloco B para  $\omega t$  de 0 a  $90^\circ$ .



Detalhe para  $\omega t \approx 90^\circ$



Detalhe para  $\omega t \approx 0^\circ$

Figura 3.24: Entradas (topo) e saída (meio) do bloco B e corrente no indutor (base).

Apesar da técnica de controle ter mostrado um bom desempenho, esta solução, que opera no MCD, ainda necessita de filtro de linha devido à ondulação de corrente na frequência de chaveamento.

### 3.5 Aplicação do controle de carga a outras topologias

Outras topologias derivadas do princípio *boost* são apresentadas para estudo a fim de levantar as características destas para funcionamento como CFP. Estas topologias serão usadas como exemplo para aplicação das técnicas de controle de

controle de carga. A primeira topologia estudada é a versão *boost* intercalado apresentada em [23-24] e, a segunda topologia estudada é um retificador bipolar com número reduzido de componentes apresentado em [8], aqui denominado *retificador bipolar reduzido* (RBR). A primeira topologia opera em MCD e a segunda em MCC.

### 2.4.1 Conversor *boost* intercalado

Esta topologia é mostrada na Figura 3.25. Trata-se de uma derivação do princípio *boost* chamada conversor *boost intercalado*, opera no MCD e oferece algumas vantagens como menor esforço de corrente nos dispositivos, indutores menores e ondulação de corrente de linha suavizada. Porém ainda apresenta muita distorção para tensão de pico da rede  $V_G$  próxima da tensão de saída  $V_O$ . Neste caso, a técnica de controle de um ciclo da Figura 3.21 será adaptada a este conversor.




Figura 3.25: Conversor *boost* intercalado.

Em [23] é feita uma caracterização do conversor *boost* com dois e três intercalamentos e também realizada a análise das vantagens e desvantagens destas duas estruturas. Em [24] a topologia com dois intercalamentos é integrada a um inversor em ponte completa para a concepção do conversor integrado chamado BIBRED (*Boost Integrated with Buck Rectifier Energy storage Dc-dc converter*).

A Figura 3.26 ilustra as formas de onda de corrente de rede com e sem filtro de linha, em malha aberta, para  $D$  constante operando no MCD com  $M=2$ . O valor da distorção obtida na simulação é  $DHT = 13.5\%$ . Notar que mesmo para operação descontínua (MCD) dos indutores, a corrente de entrada é contínua.




Figura 3.26: Corrente de entrada para controle por seguidor de tensão para:  $M=2$ ;  $f_{CH}=50\text{kHz}$ .

### 3.4.1.1 Controle de carga para o *boost* intercalado no MCD

A corrente média no indutor é a mesma do *boost* operando em MCD e é reproduzida aqui, por conveniência,

$$|\bar{i}_G| = \bar{i}_L = \frac{D^2 T_{CH}}{2L} \frac{v_G}{\left[1 - \frac{1}{M} \text{sen} \omega_G t\right]} \quad (3.61)$$

A corrente de entrada para o conversor *boost* intercalado é dada por

$$|\bar{i}_G| = 2\bar{i}_L = \frac{D^2 T_{CH}}{L} \frac{v_G}{\left[1 - \frac{1}{M} \text{sen} \omega_G t\right]} \quad (3.62)$$

e vale a soma das correntes nos dois indutores ( $L_1=L_2=L$ ). Para  $D$  constante, os valores máximos da corrente de entrada e da corrente na chave ocorrem em  $\omega t=90^\circ$ . Aplicando a expressão

$$v_G = V_G \text{sen} \omega_G t \quad (3.63)$$

Da expressão (3.62) para  $\omega t=90^\circ$  obtém-se

$$I_{Gpico} = \frac{D^2 T_{CH}}{L} \frac{V_G}{\left[1 - \frac{1}{M}\right]} \quad (\omega t=90^\circ) \quad (3.64)$$

Admitindo-se, para projeto, que neste ponto a condução local se dê em MCCrit (que traduz um menor esforço de corrente na chave), a variável  $D$  em (3.64) pode ser substituída segundo

$$D \leq 1 - \frac{1}{M} \quad (3.65)$$

O resultado desta substituição é dado por

$$I_{Gpico} \leq \frac{V_G}{2L} DT_{CH} \quad (3.66)$$

Como a corrente de pico na chave é dada por

$$I_{Spico} = I_{Lpico} = \frac{V_G}{L} DT_{CH} \quad (3.67)$$

a razão sendo estabelecida por

$$\frac{I_{Spico}}{I_{Gpico}} \geq 1 \quad (3.68)$$

mostra que o esforço de corrente na chave pode ser igual ou maior que um. A expressão acima mostra que os esforços de corrente para este conversor são baixos (metade) se comparados com a versão básica do *Boost* (2.40).

Pode-se resumir que o volume total ocupado pelas indutâncias é a metade e, a corrente de entrada ocorre no modo de condução contínua e com ondulação muito diminuída. Isto dispensa o uso de filtro de linha e permite o uso diodos lentos na retificação. As chaves, que agora são duas, compensam, em parte, por operarem com metade do esforço de corrente. Além destas características, o conversor *boost* intercalado é apropriado para integração com ponte completa (BIBRED) tanto para conversão CA-CA quanto CA-CC.

### 3.4.1.2 Resultados de simulação

Na Figura 3.27 é apresentado o esquema usado na simulação do conversor *boost* intercalado com controle de carga. O acionamento das chaves é do tipo PWM defasados de 180°. Os resultados de simulação, Figura 3.28, mostraram que a DHT para controle por seguidor de tensão foi de 13,5%. Enquanto para o controle de carga a DHT passou a 1,9%. Neste caso, a redução na DHT foi de 86 %.




Figura 3.27: Topologia controlada.




Figura 3.28: Corrente de entrada com controle de carga para:  $M=2$ ;  $f_{CH}=30$  kHz.

### 3.4.2 Retificador bipolar com número reduzido de componentes.

O circuito é mostrado na Figura 3.29 e é concebido pela integração de um retificador dobrador de tensão e um *boost* [8]. A principal vantagem deste circuito, além de operar no MCC, é o número reduzido de componentes, que aponta no sentido de aumentar rendimento e reduzir custos.




Figura 3.29: Retificador bipolar reduzido (RBR).

A transferência é computada como a razão entre a tensão total de saída isto é, soma das tensões nos capacitores  $C_1$  e  $C_2$ , e a tensão de pico da rede. A seqüência para levantamento das correntes para realização da técnica de controle de carga, segundo [47], é dada a seguir. Durante  $t_{ON}$ , a variação de corrente no indutor é dada por

$$\Delta i_{Lmag} = \left(\frac{V_o}{2} + v_G\right) \frac{t_{ON}}{L} \quad (3.69)$$

e, durante  $t_{OFF}$ , a variação de corrente no indutor é dada por

$$\Delta i_{Ldesmag} = -\left(\frac{V_o}{2} - v_G\right) \frac{t_{OFF}}{L} \quad (3.70)$$

onde

$$t_{ON} = DT_{CH} \quad t_{OFF} = (1-D)T_{CH} \quad (3.71)$$

Para o caso de se ter  $f_{CH}$  muito maior que  $f_G$ , a variação de corrente num período de chaveamento  $t_{CH}$  é zero, donde se pode igualar (3.69) a (3.70)

$$\Delta i_L = \left(\frac{V_o}{2} + v_G\right) \frac{DT_{CH}}{L} = \left(\frac{V_o}{2} - v_G\right) \frac{(1-D)T_{CH}}{L} \quad (3.72)$$

Simplificando a expressão (3.72) chega-se a

$$\left(\frac{V_o}{2} + v_G\right)D = \left(\frac{V_o}{2} - v_G\right)(1-D) \quad (3.73)$$

Rearranjando esta expressão chega-se à transferência dada por

$$\frac{V_o}{v_G} = \frac{2}{(1-2D)} \quad (3.74)$$

As equações de transferência e de corrente média são dadas pelas expressões (3.74) e (3.76), respectivamente. A expressão (3.74) mostra que a tensão de saída para conversão CA-CC é, no mínimo, dobro da tensão de pico da rede e que para  $D < 0.5$  a

tensão de entrada é positiva, de outra forma para  $D > 0.5$  a tensão de entrada é negativa.

### 3.4.2.1 Controle de carga para o retificador: corrente média de entrada.

Uma vez determinada a transferência do conversor, pode-se descrever os passos para obtenção das equações para controle de carga.

1º passo: considerar

$$v_G = \frac{\bar{i}_G}{R_e} \quad (3.75)$$

2º passo: considerar a transferência dada por

$$\frac{V_o}{v_G} = \frac{2}{(1-2D)} \quad (3.76)$$

Substituir (3.75) em (3.76) para obter

$$\bar{i}_G = \frac{V_o}{2R_e}(1-2D) \quad (3.77)$$

3º passo: as relações entre a corrente de entrada e as correntes na chave e no diodo são dadas por

$$\bar{i}_L = \bar{i}_G \quad (3.78)$$

$$\bar{i}_S = \bar{i}_G D \quad (3.79)$$

$$\bar{i}_D = \bar{i}_G(1-D) \quad (3.80)$$

4º passo: substituindo os resultados do 2º passo nas equações do 3º passo, chega-se a

$$\bar{i}_L = \frac{V_o}{2R_e}(1-2D) \quad (3.81)$$

$$\bar{i}_S = \frac{V_o}{4R_e}(1-2D)2D \quad (3.82)$$

$$\bar{i}_D = \frac{V_o}{2R_e}(1-2D)(1-D) \quad (3.83)$$

Neste caso será empregada a técnica de controle por portadora linear para corrente média de entrada. Esta técnica, em resultados de simulação mostrou ser a mais atrativa, isto é, com menor *DHT*.

### 3.4.2.2 Cálculo dos componentes do circuito

O controle pela corrente média na chave é realizado segundo a equação

$$\bar{i}_G = \frac{V_o}{2R_e} (1 - 2D) \quad (3.84)$$

A obtenção da corrente média em função da corrente instantânea pode ser via integração

$$\bar{i}_G = \frac{1}{T_{CH}} \int_0^{DT_{CH}} i_G dt = \frac{V_o}{2R_e} (1 - 2D) \quad (3.85)$$




Figura 3.29: Esquema para simulação do conversor RBR com controle de carga.

A Figura 2.29 mostra o esquema para controle do conversor RBR. A corrente média de entrada, lado esquerdo de (3.84), é obtida via filtro passa baixa LPF. O

gerador de rampa para o lado direito de (3.84) é obtido pelo integrador com acoplamento capacitivo e leva a

$$\bar{i}_s = \frac{V_o}{R_e} \frac{1}{2RC} T_{CH}^2 (1 - 2D) \quad (3.86)$$

Comparando (3.84) e (3.86) chega-se a

$$RC = T_{CH} \quad (3.87)$$

### 3.4.2.3 Resultados de simulação

A Figura 2.30 mostra resultados de simulação. A DHT obtida foi de 4.1%, que equivale a um FP=0.999. Os parâmetros para esta simulação são apresentados abaixo:

$V_o=620V$  (saída simétrica de  $-310V$  e

$+310V$ );  $V_{GRMS}=110V$ ;

$M=4$  ( $M = \pm 2$  para fonte simétrica  $V_o = 310V$ );

$P_o = 320W$  ( $R_o = 1200\Omega$ );

$R_e = 37,8\Omega$ ;  $f_{CH} = 22.22$  kHz;

$L = 3mH$ ;  $C_{O1} = C_{O2} = 680\mu F$ ;

$R_s = 0,1\Omega$ ;  $R_l = 15k\Omega$ ;  $C_l = 30nF$ ;

$R = 15k\Omega$ ;  $C = 3nF$ ;




Figura 3.30: Resultados de simulação para circuito RBR.

O preço pago é, principalmente, o tamanho dos capacitores de saída e um aumento relativo da complexidade do circuito de controle. Além de só permitir  $M$  maior que 2. No caso de fontes com operação universal, isto é, de 84 a 264V a tensão de saída deve ser de no mínimo  $750V_{cc} (=2 \times 264 \times \sqrt{2})$ , que é, na situação atual das cargas eletrônicas classe D, impraticável.

## 3.5 Conclusões

As técnicas de controle de carga apresentam várias vantagens: Controle por duas malhas (sem o sensor de tensão de entrada), facilidade de projeto, erro de corrente é zerado em apenas um ciclo de chaveamento. É apresentado, inicialmente, um método generalizado para realização de controle de carga, aplicável a qualquer topologia. Em seguida é feita uma análise mais detalhada deste método para o conversor *boost*. Esta análise gera uma sistematização para as técnicas de controle de carga para corrente média ou instantânea aplicadas ao *boost* operando tanto no MCC quanto no MCD. A sistematização apresenta as possibilidades de controle de carga através de módulos ou blocos. Um bloco é usado para tratamento da corrente, outro bloco é usado no tratamento da variável de saída  $V_O$  e regulação via imposição da resistência de entrada do conversor. O terceiro bloco tem a função de comparador e acionador da chave Q do *boost* segundo controle de  $t_{ON}$  ou  $t_{OFF}$ . É apresentado um procedimento para realização de cada possibilidade de controle de carga para o conversor *boost*. Uma tabela apresenta, de forma geral, estas possibilidades. É feita a simulação de cada possibilidade para análise comparativa.

Um dos problemas apresentados foram as limitações práticas nos circuitos analógicos, dentre estas, os tempos de respostas dos comparadores são a limitação crítica. Esta limitação ocorreu nas estratégias de controle por portadora não-linear. A possibilidade que utiliza o controle por portadora não-linear de  $t_{ON}$  (controle pela corrente média na chave) apresentou problemas na geração de valores pequenos deste tempo ( $D \leq 5\%$ ). De forma análoga, a possibilidade que utiliza o controle por portadora não-linear de  $t_{OFF}$  (controle pela corrente média no diodo) apresentou problemas na geração de valores pequenos deste tempo ( $D \geq 95\%$ ). Destes problemas, o segundo ocorre para qualquer valor de  $M$ , uma vez que, para qualquer valor de  $M$ ,  $D$  é sempre igual a 1 em  $\omega t = 0^\circ$ . Por esse motivo, o problema com o controle de corrente média no diodo por portadora não-linear apresenta distorção nas extremidades do semi-ciclo. No primeiro caso (controle de corrente média na chave por portadora não-linear) o problema ocorre valores de  $M$  próximos da unidade, quando  $D$  é igual a zero

em  $\omega t = 90^\circ$ . Por esse motivo, o problema com o controle de corrente média na chave apresenta distorção no centro do semi-ciclo.

As estratégias de controle por portadora linear não apresentaram o problema descrito acima. Porém, no caso de controle da corrente média é utilizado um circuito de controle com número maior de chaves para o tratamento da corrente. No caso de controle pela corrente de pico na chave ou no diodo os resultados apresentaram uma distorção devido à linearização, esta distorção depende da quantidade de ondulação definida no projeto, especificamente, no dimensionamento do indutor  $L$ . A estratégia usada no MCD não apresentou os problemas observados no MCC para o conversor *boost*.

O controle de carga foi aplicado a duas topologias, no *boost* intercalado operando em MCD e no Retificado bipolar com número reduzido de componentes em MCC. A segunda topologia é uma variante do princípio *boost* e apresentou algumas desvantagens frente à primeira topologia: Opera com  $M$  maior que dois e com altos valores de ondulação de corrente (mesmo operando no MCC). Esta última acarreta um maior volume do indutor  $L$ .

Uma vez que a carga em cada capacitor de saída é feita em semi-ciclos alternados, o tamanho dos capacitores de saída é aumentado. No caso de fontes com operação universal, isto é, de 84 a 264V, o circuito se mostrou impraticável na situação atual das cargas eletrônicas classe D.

Se comparada com o *boost* intercalado, esta topologia apresenta limitações para integração via ponte. Além de que, esta trabalha com maiores perdas por chaveamento que o *boost* intercalado.

# CAPÍTULO 4

## Conversores CA-CA Integrados com FP Unitário

### 4.1 Introdução

O conversor *boost* operando no MCD é bastante popular para potências pequenas e moderadas. A corrente de pico de entrada segue automaticamente a tensão entrada. Por isso, não precisa de malha de controle de corrente e o circuito de controle é bastante simplificado. Entretanto, a corrente média na entrada, não segue a tensão de entrada. Isto acarreta distorção na corrente de linha com aumento da *DHT* e degradação do fator de potência. Operando no MCD o *boost* é raramente adotado em aplicações industriais de alta potência. A principal razão são maiores esforços de corrente nos componentes, além da corrente de entrada pulsante que impõe o uso de filtro de entrada. Este problema pode ser resolvido pela técnica de intercalamento que, efetivamente, suaviza a pulsação da corrente de entrada. A aplicação de conversores *boost* com dois ou três intercalamentos resulta em redução das exigências para o filtro de entrada bem como na redução dos indutores armazenadores de energia. Uma importante vantagem de se usar intercalamento é aumentar efetivamente a frequência da ondulação de corrente de entrada sem, contudo, aumentar a frequência de chaveamento. É também observado que a eficiência do *boost* intercalado no MCD com controle à frequência variável é comparável ao desempenho do *boost* ZVS-MCC e do

*boost* ZCS-MCC [23]. No entanto, este conversor intercalado requer um circuito de controle significativamente mais complexo, além de mais componentes no circuito de potência.

Um conversor operando com dois intercalamentos e com configuração simples e circuito de controle também simples, foi introduzido por Nabae em [54] para regime de carga constante. A topologia é uma variação do *boost* intercalado, a inclusão do divisor capacitivo  $C_1$  e  $C_2$  proporciona menores valores de *DHT* comparado àquela do *boost* intercalado, além de permitir operação com  $M=1$  (proibitivo tanto no *boost* padrão quanto no *boost* intercalado). Esta topologia opera no MCD para as correntes nos indutores embora a corrente de linha resulte em MCC. Esta configuração será chamada circuito de Nabae que é apresentado na Figura 4.1. Particularidades desta topologia levam a uma nova técnica de controle que, embora operando com frequência variável, se mostrou muito eficiente e com variações de frequência aceitáveis.

Por outro lado, um conversor CA-CC ou CA-CA com fator de potência unitário normalmente é formado por um conversor *boost* (CFP) seguido por um conversor CC-CC ou por um conversor CA-CA, respectivamente. Várias referências mostram que é possível combinar um conversor *boost* com outra topologia, resultando em um conversor integrado. O circuito de Nabae apresenta possibilidades de integração muito atrativas. Dois conversores CA-CA integrados são propostos como consequência do estudo do circuito de Nabae.

Um dos objetivos deste capítulo é desenvolver uma nova técnica de controle dedicada a este circuito, mostrando que é possível reduzir, significativamente, a distorção da corrente de linha mantendo tensão de saída regulada frente à variação de carga. Este novo controle é chamado Controle de carga FM (CCFM). Outro objetivo é apresentar duas possibilidades de integração do circuito de Nabae com: a) um inversor em meia ponte e b) com inversor em ponte completa. Resumindo, o primeiro objetivo é controlar o *FP* e o segundo objetivo é obter uma saída (CA) com resposta rápida frente a variações de carga utilizando, para estes dois objetivos, apenas um estágio. Inicialmente é feita uma revisão do princípio de operação do conversor de Nabae apresentado em [54] para, em seguida, tratar da técnica de controle do *FP* e,

finalmente, apresentar a síntese dos conversores integrados CA-CA com resultados de simulação e experimentais, além de subsequente análise e conclusões.

## 4.2 Estrutura básica utilizada: Circuito de Nabae

O circuito mostrado na Figura 4.1 consiste de uma ponte de diodos, um par de capacitores ( $C_1$  e  $C_2$ ), um par de indutores ( $L_1$  e  $L_2$ ) e um par de IGBTs ( $Q_1$  e  $Q_2$ ), cada IGBT possui um diodo de circulação ( $D_{Q1}$  e  $D_{Q2}$ ) e os dois IGBTs são chaveados com frequência constante e de forma complementar com razões de condução  $D_1$  e  $D_2$  constantes e iguais a 0.5 ( $D_1=D_2=0.5$ ). A frequência de chaveamento ( $f_{CH}$ ) é muito maior que a frequência da rede ( $f_G$ ). O circuito opera com carga constante. O funcionamento possui quatro modos de operação:


Modo 1: A chave  $Q_1$  conduz e a corrente flui por  $C_1$ - $D_3$ - $L_1$ - $Q_1$ . Energia é armazenada em  $L_1$ , enquanto a corrente de descarga do capacitor de saída  $C_O$  flui pela resistência de carga  $R_O$ .

Modo 2: A chave  $Q_1$  é aberta e a chave  $Q_2$  é fechada. A energia armazenada em  $L_1$  é repassada para a saída  $C_O$  e  $R_O$  via  $C_1$ - $D_3$ - $L_1$ - $C_O$ // $R_O$ - $D_{Q2}$ . Ao mesmo tempo, a chave  $Q_2$  começa a conduzir e a indutância  $L_2$  começa a armazenar energia da corrente que flui via  $C_2$ - $S_2$ - $L_2$ - $D_4$ . Durante a condução de  $Q_2$  a corrente de  $L_1$  chega a zero que pára de conduzir (MCD). Deste ponto até o término do período  $L_1$  conduz (corrente em rampa) e  $L_2$  se mantém com corrente nula. Ao final do Modo 2 tem-se o circuito equivalente similar ao do Modo 1, só que referente a parte inferior da topologia.


Modo 3 e Modo 4 são similares aos Modos 1 e 2, respectivamente.

A Figura 4.2 ilustra a tensão nos capacitores (topo) e a corrente de linha (base) para  $D=0.5$  e a Figura 4.3a ilustra a tensão e a corrente de linha e a Figura 4.3b ilustra a tensão em  $C_1$  e a corrente de linha, obtidas experimentalmente. As condições para o


circuito simulado e implementado são:  $C_1=C_2=1\mu\text{F}$ ;  $L_1=L_2=1.3\text{mH}$ ;  $f_{CH}=10\text{kHz}$ ;  $v_G=100\text{V}_{\text{RMS}}$ ;  $V_O=165\text{V}$  ( $M=1.17$ ) e  $P_O=90\text{W}$  ( $R_O=300\Omega$ ).




a) Circuito de Nabae.




MODO 1



MODO 2



MODO 3



MODO 4

Figura 4.1: Circuito e modos de operação.






Figura 4.2: Resultados de simulação: Tensão no capacitor C1 (topo) e corrente de linha (base).



a) Tensão de rede (topo) e corrente de linha (base).



b) Tensão em C1 (topo) e corrente de linha (base).

Figura 4.3: Resultados experimentais para o conversor de Nabae.

### 4.2.1 Distorção da corrente de entrada

Devido ao intercalamento, a forma de onda de corrente de entrada é contínua e senoidal. A frequência da ondulação de corrente de entrada é o dobro da frequência de chaveamento  $f_{CH}$  e a amplitude da ondulação é significativamente reduzida se comparada com o boost simples no MCD. A corrente média de entrada é dada pela expressão (4.1).

$$\bar{i}_G = \frac{T_{CH}}{16L} \frac{v_{GS}}{\left(1 - \frac{v_{GS}}{2V_{OS}}\right)} \quad (4.1)$$

Onde  $v_G$  é a tensão de entrada,  $V_O$  é a tensão de saída,  $T_{CH}$  é o período de chaveamento e  $L$  é o valor das indutâncias ( $L_1 = L_2 = L$ ). Considerando  $M=V_O/V_G$  e  $m=V_O/v_G=M/\text{sen}(\omega_G t)$  sendo  $V_G$  a amplitude de  $v_G$ . Pode ser mostrado que à medida que  $M$  aumenta, o valor da  $DHT$  diminui e o  $FP$  aumenta. Na Figura 4.4 é ilustrada uma comparação entre os desempenhos do *boost* e do circuito de Nabae, ambos operando no MCD.




Figura 4.4: Comparação entre o conversor *boost* e o circuito de Nabae, ambos operando no MCD.

A tabela 4.1 foi obtida por simulação e corrobora os resultados analíticos mostrados na Figura 4.4. As principais vantagens com relação ao *boost* comum são: menor distorção, possibilidade de operação com  $M=1$  e possibilidade de integração com meia ponte. A principal desvantagem é que o esforço de corrente nas chaves é

igual ou maior que o *boost* 2. Pode-se afirmar que o circuito de *Nabae* é indicado para operar com carga fixa.

	<i>M=3</i>	<i>M=2</i>	<i>M=1.5</i>	<i>M=1.1</i>	<i>M=1</i>
<b><i>DHT (%) Nabae</i></b>	<b>3.61</b>	<b>5.58</b>	<b>7.65</b>	<b>11.17</b>	<b>12.66</b>
<b><i>DHT (%) Boost</i></b>	<b>7.31</b>	<b>12.56</b>	<b>20.37</b>	<b>46.23</b>	-
Esforço de corrente <i>Nabae</i>	3.22	2.95	2.65	2.18	2
Esforço de corrente <i>Boost</i>	2	2	2	2	-

Tabela 4.1: Resultados de simulação para comparação entre os conversores *boost* e *Nabae*.

### 4.2.2 Dinâmica do conversor

Para determinar as características dinâmicas do conversor, além de  $D_1=D_2=D=0.5$  da proposta original [54], são estudados quatro casos de variação de  $D$ . Nos três primeiros casos a frequência de chaveamento é constante.

- 1º Caso:  $D_1=D_2=D < 0.5$ . Modulação PWM com  $D_1$  e  $D_2$  constantes.
- 2º Caso:  $D_1+D_2=1$  e  $D_1$  diferente de  $D_2$  e com  $D_1$  e  $D_2$  constantes. Complementar.
- 3º Caso:  $D_1+D_2=1$  e  $D_1 \neq D_2$  com Modulação senoidal:  $D_2=0,5(1-m\text{sen}\omega_0t)$
- 4º Caso:  $D_1=D_2=D=0.5$ . Com modulação em frequência segundo a equação (1).

Para o 1º caso, por limitações de implementação, o procedimento foi variar  $D$  segundo a expressão (4.2). Os resultados estão na tabela 4.2.

$$0.1 < (D_1 = D_2 = D) \leq 0.5 \tag{4.2}$$

	<i>0.5</i>	<i>0.45</i>	<i>0.4</i>	<i>0.3</i>	<i>0.2</i>	<i>0.1</i>
<i>M</i>	2	2	1.95	1.51	1.2	0.93
<b><i>DHT</i></b>	<b>5.58</b>	<b>7.37</b>	<b>18.58</b>	<b>28.86</b>	<b>41.6</b>	<b>100.3</b>

Tabela 4.2: Ensaio para o caso de controle PWM individual (1º caso).




Figura 4.5: Esquema de teste para o 1º caso.




Figura 4.6: Resultados de simulação para o 1º caso.  $D_1 = D_2 = 0.25$ .

O circuito de Nabae se mostrou incompatível com o controle por largura de pulso, pois  $D$  variou de 0.5 a 0.3 (variação de 40%) e as condições de corrente de entrada e tensão de saída, praticamente, não sofreram alterações. No entanto, a  $DHT$  varia significativamente. A Figura 4.5 ilustra o esquema de teste e na Figura 4.6 tem-se a forma de onda da corrente de entrada para  $D_1 = D_2 = 0.25$ .

Para o 2º caso, foi investigada a relação entre a variação de  $D$  (assimetria estática) e a corrente de entrada  $I_G$  segundo a expressão

$$D_1 \neq D_2 \quad \text{e} \quad D_1 + D_2 = 1 \tag{4.3}$$

A tabela 4.3 apresenta os resultados do ensaio para  $M=2$  e Carga resistiva fixa. A potência de entrada (ou corrente  $I_G$  para  $v_{GRMS}$  fixo) mostra pouca sensibilidade a variações de  $D$ .

A Figura 4.8 ilustra a tensão nos capacitores de entrada ( $C_1$  e  $C_2$ ) e a corrente de entrada  $i_G$  quando  $D_I=0.6$  (fixo) e  $M=1.1$ . Pode-se notar um desbalanceamento nas tensões dos capacitores de entrada. Mas que não afeta o funcionamento do conversor.




Figura 4.7: Esquema de teste para o 2º e 3º casos.

$D_1$	0.5	0.6	0.7	0.8	0.9
$I_{L1}/I_{L2}$	1	0.80	0.66	0.57	0.69
$V_{C2}/V_{C1}$	1	1.87	3.6	7.24	12.49
<b>DHT (%)</b>	<b>5.67</b>	<b>6.62</b>	<b>9.67</b>	<b>16.4</b>	<b>36.36</b>
$P_G$ (W)	100	91.7	72.4	48.8	28.3
$V_O/282$	1	0.96	0.85	0.7	0.53

Tabela 4.3: Ensaios para o caso de controle PWM complementar (2º caso).




Figura 4.8: Resultado de simulação do 2º caso: Tensão em  $C_1$  (topo) e Corrente de entrada  $i_G$  (base).  $D_1=0.6$  e  $D_2=0.4$ ;  $M=1.1$ .

Para o 3º caso, modulação senoidal com  $D_I = 0.5 + m \cdot \text{sen}(\omega_o \cdot t)$ , os resultados obtidos são apresentados na tabela 4.4. A variação da *DHT* se mantém baixa para uma faixa de modulação razoável. A variação da tensão de saída bem como a potência entregue à carga é significativamente menor se comparado com os 1º e 2º casos. Em geral, estes resultados se mostraram melhores se comparado com os 1º e 2º casos.

$D_I$	$0.5 + 0.1 \text{sen}(\omega_o \cdot t)$	$0.5 + 0.2 \text{sen}(\omega_o \cdot t)$	$0.5 + 0.3 \text{sen}(\omega_o \cdot t)$	$0.5 + 0.4 \text{sen}(\omega_o \cdot t)$
$i_{L1} / I_{L1}$	$(1 + 0.2 \text{sen} 1k) \text{sen}(\omega_G t)$	$(1 + 0.35 \text{sen} 1k) \text{sen}(\omega_G t)$	$(1 + 0.7 \text{sen} 1k) \text{sen}(\omega_G t)$	$(1 + 1.2 \text{sen} 1k) \text{sen}(\omega_G t)$
$v_{C1} / V_{C1}$	$(1 + 0.4 \text{sen} 1k) \text{sen}(\omega_G t)$	$(1 + 0.65 \text{sen} 1k) \text{sen}(\omega_G t)$	$(1 + 0.85 \text{sen} 1k) \text{sen}(\omega_G t)$	$(1 + 1.2 \text{sen} 1k) \text{sen}(\omega_G t)$
<b><i>DHT</i>(%)</b>	<b>6.14</b>	<b>7.18</b>	<b>8.77</b>	<b>9.9</b>
$P_G$ (W)	95.1	0.85	70	.55
$V_O / 282$	0.97	0.92	0.84	0.74

Tabela 4.4: Ensaio para o caso de modulação senoidal (3º caso).

Na Figura 4.9 são ilustrados resultados de simulação do 3º caso para  $M=2$ , com índice de modulação  $m=40\%$ , isto é,  $D_I=0.5 + 0.2 \text{sen}(\omega_o \cdot t)$ . Onde  $\omega_o$  é a frequência da modulante de  $D$ . Neste caso, a variação de  $D$  (de 0.5 a 0.7) teve como consequência uma leve variação da potência de entrada.

O quarto caso, com frequência de chaveamento variável, é estudado na seção seguinte que, além deste, trata também da concepção da técnica de controle específica para este conversor.




Figura 4.9: Resultado de simulação do 3º caso: Tensão em  $C_1$  (topo) e Corrente de entrada  $i_G$  (base). Índice de modulação de 40%,  $D_f=0.5 + 0.2\text{sen}(\omega_L t)$ .

### 4.3 Nova Técnica Proposta: Controle de Carga FM

O conversor de Nabae apresenta as características estudadas no tópico anterior e cuja característica principal é que esta topologia não aceita modulação por largura de pulso. Assim, a única forma de se regular tal conversor é através de modulação em frequência. Ainda, a expressão da corrente média no período de chaveamento (4.5) fornece uma lei de variação da frequência de chaveamento para emular uma resistência na entrada do conversor. Redução de distorção da corrente de entrada para baixos valores de  $M$  pode ser obtida usando uma variação da técnica de controle de um ciclo. Esta variação é denominada controle de carga FM (CCFM) e trata-se de um método de controle com frequência de chaveamento variável, onde uma referência de  $R_e$  irá gerar uma modulação no período  $T_{CH}$  segundo um padrão de variação em um semi-ciclo da rede. A técnica CCFM foi concebida especificamente para a topologia de Nabae.

Considerando um emulador de resistência como uma estratégia de controle que impõe ao conversor uma relação linear entre a tensão de entrada e a corrente de entrada, e com constante de proporcionalidade dado por  $R_e$ .

$$\bar{i}_G = \frac{v_{GS}}{R_e} \quad (4.4)$$

A corrente média de entrada para o circuito de Nabae é dada por

$$\bar{i}_G = \frac{T_{CH}}{16L} \frac{v_{GS}}{\left(1 - \frac{v_{GS}}{2V_{OS}}\right)} \quad (4.5)$$

Substituindo (4.5) em (4.4) e reagrupando se obtém (4.6). Onde o índice  $S$  indica as tensões amostradas, com  $V_{OS}=K.V_O$ . e  $v_{GS}=K.v_G$ , onde  $K$  é ganho dos sensores de tensão.

$$v_{GS}/2 - V_{OS} = -V_{OS} \frac{R_e}{16L} T_{CH} \quad (4.6)$$

A realização da técnica CCFM é apresentada nas Figuras 4.10 e 4.11 e consiste em manter  $D_1=D_2=0.5$  e variar a frequência num padrão de semi-ciclo da rede dado por  $(v_{GS}/2 - V_{OS})$ . Este padrão representa o lado esquerdo de (4.6) e será comparado com a integral de  $V_{OS}$  de ganho  $-R_e/16L$  representado pelo lado direito de (4.6). O ganho  $-R_e/16L$  é adequado a integrador inversor com ganho  $-1/RC$ . Considerando a variável  $v_C$  como saída do integrador, verifica-se a expressão

$$v_C = -\frac{V_O T_{CH}}{RC} \quad (4.7)$$

Comparando (4.6) e (4.7) e adotando  $V_O$  como entrada do integrador tem-se

$$\frac{1}{RC} = \frac{R_e}{16L} \quad (4.8)$$

O cálculo de  $RC$  fornece uma resistência  $R_e$  fixa, dada por

$$R_{e0} = \frac{16L}{RC} \quad (4.9)$$

onde o valor de  $R_e$  independe de  $V_O$ .

Pode-se variar  $R_e$  somando uma variável de controle  $vm$  (saída do regulador de tensão de saída), neste caso a resistência  $R_e$  será dada por

$$R_e = R_{e0} \frac{(V_O - vm)}{V_O} \quad (4.10)$$

A análise de pequenos sinais tem como base a expressão

$$dR_e = -\frac{R_{e0}}{V_O} dvm \quad (4.11)$$

onde a variável  $vm$  é a entrada e  $Re$  a saída do sistema.




Figura 4.10: Controle de carga FM: Uma realização deste controle.




Figura 4.11: Controle de carga FM: Principais formas de onda do controlador.

Como a evolução do lado direito de (4.6) é uma reta, o período  $T_{CH}$  é determinado quando a saída do integrador  $v_C$  atingir o padrão  $v_C = V_{REF1} = V_{OS} - v_{GS}/2$ . Quando se verifica esta igualdade, a saída do comparador D vai para nível alto e comanda a descarga do integrador e este, por realimentação faz a saída de D voltar ao nível baixo e iniciar um novo ciclo  $T_{CH}$ . Resumindo, o lado esquerdo de (4.6) irá garantir  $FP$  próximo da unidade com corrente senoidal e, o lado direito controla a amplitude da corrente. Para se obter corrente de entrada senoidal é necessário que a saída  $v_m$  do amplificador de erro de  $V_O$  varie lentamente num semi-ciclo da rede. Assim, a frequência de corte do filtro passa baixa neste amplificador deve estar abaixo de 20 Hz.

Os IGBTs funcionam com frequência de chaveamento variável. Para carga constante a variação de  $f_{CH}$  depende da relação  $M$ , de (4.6) se obtém

$$f_{CH} = \frac{R_e}{16L} \left( \frac{V_{OS}}{V_{OS} - v_{GS}/2} \right) \quad (4.12)$$

A dinâmica normalizada  $f$  é dada por (4.13).

$$f = \frac{f_{CHMAX}}{f_{CHMIN}} = \left( \frac{M}{M - 1/2} \right) \quad (4.13)$$

Onde,

$$f_{CHMIN} = \frac{R_e}{16L} \quad (4.14)$$

e

$$f_{CHMAX} = \frac{R_e}{16L} \left( \frac{M}{M - 1/2} \right) \quad (4.15)$$

Para carga variável a frequência normalizada  $f$  deve variar na razão inversa da dinâmica da potência de saída, que normalizada é dada por  $p = P_{OMIN}/P_{OMAX}$ . onde  $P_O$  é a potência de saída. A expressão (4.16) é a frequência normalizada  $f$ . A Figura 4.12 ilustra quanto à frequência de chaveamento varia frente a uma dinâmica de carga. Pode-se notar que a variação de frequência ocorre dentro de valores aceitáveis.

$$f = \frac{f_{CHMAX}}{f_{CHMIN}} = \left( \frac{M}{M - 1/2} \right) \frac{1}{p} \quad (4.16)$$




Figura 4.12: Variação de frequência  $f$  versus  $M$  para várias dinâmicas de potência  $p$ .

*Exemplo: se a potência de saída varia de  $P_{max}=50W$  a  $P_{min}=10W$ , isto é,  $p=0.2$ . Então a variação de frequência com  $M=3$  será igual a 6 ( $p$  variou 5x e  $f$  variou 6x). A variação de frequência é o preço a ser pago por uma determinada dinâmica  $p$  e um baixo valor de  $M$ . A técnica de CCFM é bastante satisfatória em operação com carga fixa ( $p=1$ ) e  $M$  igual ou maior que 2, pois a variação em frequência é  $f \leq 1.33$ .*

### 4.3.1 Resultados da simulação

O circuito simulado é mostrado na Figura 4.13. O bloco “VCO Smedley” recebe as entradas  $V_O$  e  $-(V_O-1/2v_G)$ . A saída deste bloco (*Clock*) fornece uma frequência variável que será usada para acionar um flip-flop tipo T. A chave conjugada com a carga serve para dar um degrau de corrente para teste de resposta do sistema (Após determinado instante, é feita ou desfeita a associação em paralelo da carga para promover este degrau).

A tabela 4.5 registra os resultados de simulação para comparação entre os conversores *Boost*, *Nabae* e *Nabae* com CCFM. As tensões de  $C_1$  e  $C_2$  têm comportamento não linear. Devido à diferença em se considerar as tensões de  $C_1$  e  $C_2$  iguais a  $v_G/2$ , os ganhos dos sensores de  $V_O$  de  $v_G$  (iguais na teoria) foram diferenciados de forma a se obter *DHT* a menor possível. Os valores para os ganhos de  $v_G/2$  e  $V_O$  valem 12.75m (1/72) e 14.87m (1/67), respectivamente. É importante ressaltar que o valor da *DHT* para cada  $M$  pode ser melhorado via ajuste do ganho do sensor de  $v_G/2$ . Neste caso priorizou-se  $M=1$ . A tabela 4.5 mostra que a *DHT* deste tipo de controle é muito menor que o controle do conversor *Nabae* original.

DHT (%)				
$M$	<i>Boost</i> padrão	<i>Nabae</i> original	<i>Nabae</i> com CCFM	$f$
1	-	12.66	0.64	2
1.5	20.3	7.65	0.32	1.46
2	12.66	5.58	0.41	1.33
3	7.65	3.61	0.49	1.19

Tabela 4.5: Comparação entre as soluções *boost*, *nabae* original e *Nabae* com Controle de carga FM




Figura 4.13: Circuito para simulação da técnica CCFM.

A Figura 4.14 ilustra resultados de simulação, sem regulação de  $V_O$ , para um degrau de corrente de saída positivo (variação de  $R_O=500\Omega$  para  $R_O=1000\Omega$ ). Pode se notar a estabilidade de  $i_G$  frente a variação de  $V_O$  que traduz um bom emulador de resistência  $R_e$ . Neste e nos casos subsequentes o valor do capacitor de saída  $C_O$  foi reduzido para ganhar tempo na simulação de transitórios. Conseqüentemente, a ondulação de saída na Figura 4.14 pode ser reduzida via especificações de projeto.




Figura 4.14: Resultados de simulação para Controle de carga FM em malha aberta aplicada ao circuito de Nabae: Tensão de saída  $V_o$  (topo) e Corrente de entrada  $i_G$  (base).

Finalmente, é incluída uma malha de controle para regulação de  $V_o$ . A Figura 4.15 mostra que a tensão de saída é satisfatoriamente reestabelecida após um degrau de corrente de saída positivo com a mesma variação de  $R_o$  para o ensaio anterior.




Figura 4.15: Resultados de simulação do conversor da Figura 4.13 com regulação de  $V_o$ . Tensão de saída  $V_o$  (topo) e Corrente de entrada  $i_G$  (base).

## 4.4 Conversores CA-CA Integrados Propostos

Duas possibilidades de conversor CA-CA são apresentadas neste Tópico. A primeira integra o circuito de Nabae com um inversor meia ponte. A segunda é a integração do circuito de Nabae com um inversor de ponte completa. Nos dois casos o controle do *FP* se dá através da modulação em frequência via CCFM e, o controle da tensão de carga (CA) é feito via modulação por largura de pulso (PWM). Para tanto, duas malhas de controle são necessárias. A primeira malha é lenta para não distorcer a corrente de entrada e, a segunda malha é rápida para manter um nível de tensão CA constante na saída. A tensão na carga é filtrada por um indutor  $L$  em série e um capacitor  $C_L$  em paralelo com a carga. Uma opção para a carga é a utilização de um transformador para saída isolada. Neste caso, a relação de espiras do transformador permite total grau de liberdade para a amplitude (saída CA) ou o nível (saída CC) da tensão de saída.

A técnica de modulação adotada no acionamento dos dois conversores integrados é a bipolar, sendo que no caso de integração com ponte completa o acionamento entre os braços é defasado de  $180^\circ$ . Para este caso, é válido optar por técnicas de modulação mais eficientes (escalar, vetorial, híbrida, deslocamento de fase, etc.) quanto à geração de harmônicos causados pela frequência de chaveamento além de possibilitar melhor dimensionamento do filtro de saída.

### 4.4.1 Integração de *boost* intercalado com inversor de meia ponte

Na Figura 4.16 o circuito de Nabae é integrado a um inversor de meia-ponte formado por  $Q_1$  e  $Q_2$  operando em modulação senoidal bipolar. A estratégia de controle é representada pela Figura 4.17. Como a tensão triangular gerada no CCFM (saída do integrador) tem amplitude variável, a modulação senoidal não é linear. Se a modulante for feita constante o resultado será um índice de modulação maior no centro

do semi-ciclo e menor nas extremidades deste. Desta forma o compensador  $R_v$  controla a amplitude da modulante de forma a obter o comportamento mostrado na Figura 4.17.




Figura 4.16: Integração de Nabae com meia ponte: Circuito.




Figura 4.17: Integração de Nabae com meia ponte: Estratégia de controle.

#### 4.4.1.1 Resultados de simulação

A Figura 4.18 ilustra o esquema usado na simulação (Orcad-PSpace) do circuito da Figura 4.16 com os valores dos componentes. Nas Figuras 4.19 e 4.20 são apresentadas: a) forma de onda da corrente de entrada  $i_G$ , b) tensão de saída  $V_L$  de 45Vrms e  $f_L = 1\text{kHz}$  e, c) tensão do barramento  $V_O$  em p.u. O valor da DHT obtido é de 2.2%.

Comentários

A integração foi obtida com sucesso, pois com apenas um braço se conseguiu regulação da tensão de saída com resposta rápida (controle PWM) e correção de fator de potência (CCFM), além de controle da tensão de barramento (FM-mais lento). Nesta simulação, a dinâmica de carga  $p$  imposta foi igual a dois (de 60W a 120W). Porém, pode-se aplicar esta estrutura para dinâmicas de carga maiores. Onde o preço pago foi previsto anteriormente e é ilustrado pela Figura 4.12. Outra possibilidade é o uso de transformador isolador na saída. O filtro de saída utilizado foi, principalmente, um indutor de 3mH que apresenta volume ainda grande. Para o caso de cargas indutivas, por exemplo, motores de indução ou lâmpadas fluorescentes, tal filtro pode ser suavizado ou, até mesmo, eliminado. Para esta simulação foi utilizado, por simplicidade, um controlador da tensão de saída (senoidal) do tipo proporcional, que, embora apresente desempenho aceitável, pode ser melhorado.




Figura 4.18: Esquema para simulação da Integração de Nabae com meia ponte.




Figura 4.19: Meia ponte: Resultados de simulação para  $M = 2$ ,  $P_o = 61.3W$  e  $DHT=2.2\%$ : Corrente de entrada  $i_G$  (topo), Tensão de saída  $V_L$  de 45Vrms e  $f_L = 1kHz$  (médio). Tensão do barramento  $V_O$  em p.u. (base).




Figura 4.20: Meia ponte: Resultado de simulação: Degrau de 60W para 120W corrente de linha (topo); tensão de saída (meio) e tensão de barramento (base).  $DHT=3.1\%$

#### 4.4.2 Integração de *boost* intercalado com inversor de ponte completa

A topologia da Figura 4.21 integra as funções de  $Q_1$  e  $Q_2$  as de uma ponte completa pela introdução de um braço formado pelas chaves  $Q_3$  e  $Q_4$ . A ponte opera com modulação senoidal. A modulação se dá com fase de  $180^\circ$  entre os braços da ponte. O controle de carga FM é usado neste conversor.




Figura 4.21: Integração do circuito de Nabae com ponte completa.

### 4.4.2.1 Resultados de simulação

A Figura 4.22 ilustra o esquema usado na simulação (Orcad-PSpace) do circuito da Figura 4.21 com os valores dos componentes. Na Figura 4.23 são apresentados resultados de simulação para a corrente de entrada sem filtro de linha e a tensão de saída  $v_L$ . A Figura 4.24 ilustra resultados de simulação para a corrente de entrada com filtro de linha de 3mH e a tensão de saída  $v_L$ . A Figura 4.25 ilustra detalhes da tensão de pólo e da tensão de carga  $v_L$ . Estes resultados foram obtidos com  $v_L$  de 100Vrms para  $P_O$  de 100W e a frequência de chaveamento  $f_{CH}$  variou de 29 kHz a 36 kHz. A distorção foi 2% ( $DHT = 2\%$ ).




Figura 4.22: Esquema para simulação da Integração de Nabae com ponte completa.

Comentários

A integração com ponte completa foi obtida com sucesso. Esta opção apresenta um melhor aproveitamento da tensão de barramento além das características obtidas para o caso anterior: regulação da tensão de saída com resposta rápida; correção de fator de potência e controle da tensão de barramento. Quanto à dinâmica de carga, esta estrutura apresenta as mesmas possibilidades que o circuito anterior. Para o caso de integração com ponte completa podem ser adotados outros tipos de modulação com, por exemplo, inclusão de tensão nula entre os braços com. Com isso, o filtro de saída pode ser suavizado e, para o caso de cargas indutivas, por exemplo, motores de indução ou lâmpadas fluorescentes, tal filtro pode ser eliminado. As principais vantagens da integração com ponte completa frente à integração com meia ponte são: diminuição da quantidade de harmônicos; um melhor aproveitamento da tensão de barramento e uma redução efetiva do tamanho do capacitor do barramento.




Figura 4.23: Ponte completa: Corrente de entrada  $i_G$ . (topo) e Tensão de saída  $V_L$  de 100Vrms e 1 kHz (base).




Figura 4.24: Ponte completa: Corrente de entrada, com filtro de linha  $L_f=3mH$ ,  $i_G$ . (topo) e Tensão de saída  $V_L$  de 100Vrms e 1 kHz (base).




Figura 4.25: Ponte completa: Resultados de simulação integração com ponte-completa, Detalhe: Tensão de pólo do inversor (topo) e Tensão de saída  $V_L$  com filtro de saída (base).

## 4.5 Resultados Experimentais

O esquema usado na implementação é apresentado na Figura 4.26. as chaves Q1 e Q2 são implementadas por MOSFETs de potência de referência 2SK 2699. O sensor de  $v_{GS}/2$  é realizado por um transformador 1:1 ligado na tensão de entrada do conversor em conjunto com um divisor resistivo ( $220k\Omega$  e  $8,2k\Omega \parallel 8,2k\Omega$ ) para o ganho e um capacitor para filtrar ruídos de alta frequência ( $33nF$ ).




Figura 4.26: Esquema para implementação do conversor de Nabae com CCFM.

O sensor de tensão de saída  $V_{OS}$  é realizado pelo divisor resistivo formado por  $220\text{k}\Omega$  e  $8,2\text{k}\Omega$  e pelo capacitor de filtro de  $330\text{nF}$ . O bloco integrador é implementado pelo amplificador operacional U11A (TL084) e, a chave para descarga do integrador é realizada por um transistor NPN (BC547B) em conjunto com o conformador de pulsos realizado por um transistor PNP (BC557B). O bloco comparador recebe as entradas  $v_{GS}/2 - V_{OS}$  e  $V_{tri}$  (tensão dente de serra na saída do integrador). Na saída deste é gerado o pulso para descarregar o integrador U11A.

Os comparadores U1A e U1D recebem os sinais  $V_{tri}$  e  $(v_{GS}/2 - V_{OS})/2$  para gerar os sinais defasados de  $180^\circ$  que são convertidos em sinais que variam de zero a 15Volts para comandar o driver SKHI 22A. O estágio retificador é formado por uma ponte lenta e por um par de diodos rápidos  $D_{fast+}$  e  $D_{fast-}$ . Esta manobra equivale a uma ponte rápida a menos da diferença na tensão de condução direta que é o dobro da opção com quatro diodos rápidos (ponte rápida). Por fim, o amplificador e compensador (PI) do erro da tensão de saída  $V_O$  é realizado pelo amplificador operacional U6B.

#### 4.5.1 Dados para circuitos implementados em 10kHz

Inicialmente é reproduzido o ensaio feito em [54] para o conversor operando com  $D=0.5$  e os seguintes dados: Driver SKHI 22 A com tempo morto igual a  $3,3\mu\text{s}$ ;

Sem controle  $f_{CH} = 9,7\text{kHz}$ ;  $R_{int}=86\text{k}$ ;

Com controle  $f_{CH}$  de  $5,7\text{kHz}$  a  $11,1\text{kHz}$ ;  $R_{int}=160\text{k}$ ;

$L = 1310\mu\text{H}$ ;  $V_{GRMS} = 100\text{V}$ ;  $V_O = 155\text{V}$ ;  $M = 1,1$ ;

$R_O = 313\Omega$ ;  $P_O \approx 76\text{W}$ ;  $K_{V_{OS}} = 1/14$ ;  $K_{V_{GS}} = 1/28$ . (ganhos dos sensores)


Os resultados apresentados na Figura 4.27 são referentes à tensão no capacitor C1 (topo) e a corrente de entrada (base), sendo que em b) tanto a tensão quanto a corrente são filtradas. Em seguida é introduzido o controle de carga FM (CCFM) cuja diferença principal em relação ao ensaio anterior está na variação da frequência de chaveamento de  $5,7\text{kHz}$  a  $11,1\text{kHz}$  (1,95), aproximadamente, e no resistor de controle

da frequência  $R_{int}=160k$  ( $150+10$ ). Os demais dados, neste ensaio, são iguais aos do ensaio anterior. Os resultados apresentados na Figura 4.28 são referentes a tensão no capacitor  $C_1$  (topo) e a corrente de entrada (base), sendo que em b) tanto a tensão quanto a corrente são filtradas. A Figura 4.29 apresenta a tensão e a corrente de entrada filtradas. Algumas observações e conclusões podem ser feitas com base nas Figuras anteriores: A forma de onda da corrente melhorou significativamente com o CCFM. Na Figura 4.29 notou-se que a tensão de entrada possui distorção, que deve ser levada em conta na interpretação dos resultados. A Figura 4.28 ilustra a corrente de entrada que, embora não seja senoidal, guarda uma forma de onda muito próxima da forma de onda da tensão de entrada (Figura 4.28b), o que define um bom emulador de resistência. Notar que no caso do ensaio sem CCFM a corrente não segue a tensão (Figura 4.27). A tensão no capacitor  $C_1$  para o caso de CCFM apresentou ondulação mais irregular que a do ensaio anterior, principalmente nas extremidades do semi-ciclo. Isto ocorreu pelo fato da frequência de chaveamento do último ensaio ser mais baixa nestas extremidades ( $\approx 6kHz$ ), o que exigiu mais de  $C_1$ . Notar que para o primeiro ensaio a frequência de chaveamento é constante e igual a  $10kHz$ .


Na Figura 4.30 observa-se que a estratégia de controle e o esquema adotado mostraram resultados compatíveis com os previstos na simulação. Nesta Figura tanto a envoltória da onda triangular quanto a saída do integrador estão invertidas. Este fato foi previsto na expressão (4.6).

$$v_{GS}/2 - V_{OS} = -V_{OS} \frac{Re}{16L} T_{CH} \quad (4.6)$$


Este procedimento evita a geração de  $-V_{OS}$  na entrada do integrador inversor já que a comparação é feita com  $v_{GS}/2 - V_{OS}$ , que é negativa.




a)



a)



b)



b)

Figura 4.27: Resultados experimentais para conversor de Nabae **sem** controle. Tensão no capacitor  $C_1$ . (topo: 50V/div) e corrente de linha  $i_G$ . (base: 1A/div). Em a) sem filtros. b) com filtros.

Figura 4.28: Resultados experimentais para conversor de Nabae **com** CCFM. Tensão no capacitor  $C_1$ . (topo: 50V/div) e corrente de linha  $i_G$ . (base: 1A/div). Em a) sem filtros. b) com filtros.




Figura 4.29: Resultados experimentais para conversor de Nabae com controle de carga (CCFM). Tensão de entrada (topo: 50V/div) e corrente de linha  $i_G$ . (base: 1A/div) com filtros.




Figura 4.30: Formas de onda para o bloco controle de carga FM: Saída do integrador (topo: 2V/div ) e Saída  $q$  do acionador (base: 10V/div ).

#### 4.5.2 Dados para circuitos implementados em 30kHz

Um outro conjunto de ensaios foi realizado a uma frequência de chaveamento de 30kHz, o valor dos indutores sendo de  $L=0,33\text{mH}$ . Os dados mais importantes são Driver SKHI 22A com tempo morto de 3,3 $\mu\text{s}$ ;

Sem controle:	$f_{CH}= 28,8\text{kHz};$	$R_{int}=24,8\text{k};$
Com controle:	$f_{CH}= \text{de } 20,8\text{kHz a } 33,3\text{kHz};$	$R_{int}=60\text{k};$
$L_1= 0,339\mu\text{H};$	$L_2= 0,338\mu\text{H};$	$V_{GRMS}= 110\text{V};$
$R_O= 1410\Omega;$	$P_O \approx 68\text{W}.$	$V_O= 310\text{V};$
		$M= 2;$

A Figura 4.31 ilustra a tensão e a corrente de entrada filtradas e, nas Figuras 4.32 e 4.32 são apresentados os resultados obtidos para o conversor sem controle e com controle CCFM, respectivamente.






Figura 4.31: Resultados experimentais para conversor de Nabae com controle de carga (CCFM). Tensão de entrada (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div) com filtro (do osciloscópio).




a)




b)

Figura 4.32: Resultados experimentais para conversor de Nabae **sem** controle de carga (CCFM). Tensão no capacitor  $C_1$  (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div). Em a) sem filtro. b) com filtro (do osciloscópio).



a)



b)

Figura 4.33: Resultados experimentais para conversor de Nabae com controle de carga (CCFM). Tensão no capacitor  $C_1$  (topo: 50V/div) e corrente de linha  $i_G$  (base: 1A/div). Em a) sem filtro. b) com filtro (do osciloscópio).




Figura 4.34: (Re) simulação para ensaios em 30kHz sem controle e com tempo morto de 3,3us.




Figura 4.35: (Re) simulação para ensaios em 10kHz sem controle e com tempo morto de 3,3us.

Pôde-se notar que a ondulação de tensão no capacitor de entrada  $C_1$  (e  $C_2$ ) foi bastante reduzida com relação aos ensaios a  $f_{CH}$  de 10kHz (Figuras 4.31 e 4.32). Algumas diferenças entre os ensaios em 10kHz e em 30kHz foram:

- Redução da ondulação de tensão nos capacitores de entrada.

- Não emissão de ruído em audiofrequência ( $f_{CH} > 20\text{kHz}$ ).
- Tamanho do indutor com redução de 1,33mH para 0,33mH.
- Menor variação de frequência de chaveamento ao se adotar  $M=2$  no conjunto de ensaios em 30kHz.

Através de uma re-simulação as Figuras 4.34 e 4.35 deixam claro os efeitos do tempo morto (3,3 $\mu\text{s}$ ) do driver no acionamento das chaves.

## 4.6 Conclusões

Este capítulo apresentou as vantagens do conversor boost intercalado operando no MCD e que o desempenho deste é equiparado ao boost com um indutor operando no MCC. É proposta uma estrutura (conversor de Nabae) variante do boost intercalado que possui algumas particularidades; ensaios mostraram que este conversor apresenta características atrativas para integração além da possibilidade de operar com razão de transferência estática  $M (v_G/V_O)$  unitária. É aplicada uma nova técnica de controle de carga (Controle de Carga FM) para reduzir a distorção harmônica deste conversor. Resultados de simulação e experimentais comprovaram o excelente desempenho desta técnica, tanto em malha fechada quanto em malha aberta. Como resultado foi mostrado que a *DHT* foi reduzida de 86.5% a 95.2% com o emprego de Controle de carga FM. Diferentes estudos mostram que o esquema proposto pode ser usado em aplicações de operação universal ( $V_G$  de 84Vrms a 264Vrms). Ainda, neste capítulo, foram propostos dois conversores CA-CA integrados. Para a integração é utilizado como estrutura básica o conversor de Nabae (com a nova técnica de controle). Resultados de simulação e experimentais comprovaram a versatilidade da estrutura básica para integração, pois se conseguiu altos valores de fator de potência e resposta de saída rápida.

# Conclusões Gerais e Sugestões de Trabalhos Futuros

## 1 Conclusões gerais

As cargas eletrônicas utilizam um percentual cada vez maior da energia demandada pelas redes de distribuição de baixa tensão. Em países mais desenvolvidos esta utilização chega a 50%. Tais cargas causam muitos problemas na rede elétrica. A deterioração e o sub-aproveitamento da rede têm alertado as agências reguladoras para este fato. A norma IEC1000-3-2 para correntes até 16A impõe limites de conteúdo harmônico na utilização da rede para as cargas eletrônicas (classe D).

A classificação das soluções para correção de fator de potência é feita segundo o tipo de estrutura usada, ativa ou passiva, e a qualidade da solução, senoidal e não-senoidal. Por fim, o capítulo apresenta uma breve classificação das soluções ativas-senoidais que envolvem, de forma geral, conversores, filtros ativos e estruturas de comutação suave.

O estudo das técnicas de controle para conversor *boost* para correção de fator de potência é apresentado em etapas. Inicialmente, é apresentada uma revisão do conversor *boost* para operação CC-CC. Em seguida foram apresentadas as principais características desta topologia operando como conversor CA-CC para os diversos modos de condução. Nesta revisão do boost são apresentados os subsídios necessários para projeto com tensão de entrada universal, nos modos MCC, MCD e MCCrit. Por fim, foi apresentada uma visão geral das técnicas de controle para correção de fator de potência em sistemas monofásicos aplicadas ao conversor *boost*. As técnicas estudadas podem apresentar uma, duas ou três malhas de controle. As técnicas com uma malha

de controle são mais simples e, embora operem com corrente de linha senoidal, pagam o preço de operar no MCD ou no MCCrit.

As técnicas com duas malhas de controle operam no MCC podendo ser de corrente senoidal, caso do controle de carga, ou com corrente de linha não senoidal, caso do controle por corrente grampeada. As técnicas com três malhas de controle operam com corrente de linha senoidal e no MCC. Estas últimas apresentam, no entanto, algumas desvantagens: a primeira é a necessidade de uma terceira malha de controle, para a tensão de entrada; a segunda é o uso de multiplicadores analógicos e a terceira é a complexidade relativa no projeto do compensador de corrente (para controle da corrente média) ou a distorção na forma de onda de corrente (para o caso de controle por corrente de instantânea), obrigando o uso de estruturas para correção destas distorções (rampa externa, modificação da referência de corrente, etc.). O controle de carga apresenta duas malhas com todas as vantagens do controle com três malhas.

As técnicas de controle de carga apresentam várias vantagens: controle por duas malhas (sem o sensor de tensão de entrada), facilidade de projeto, erro de corrente é zerado em apenas um ciclo de chaveamento. É apresentado, inicialmente, um método generalizado para realização de controle de carga, aplicável a qualquer topologia. Em seguida é feita uma análise mais detalhada deste método para o conversor *boost*. Esta análise gera uma sistematização para as técnicas de controle de carga para corrente média ou instantânea aplicadas ao *boost* operando tanto no MCC quanto no MCD. A sistematização apresenta as possibilidades de controle de carga através de módulos ou blocos. Um bloco é usado para tratamento da corrente e outro bloco é usado no tratamento da variável de saída  $V_O$  e regulação via imposição da resistência de entrada do conversor. Um terceiro bloco tem a função de comparador e acionador da chave Q do *boost* segundo controle de  $t_{ON}$  ou  $t_{OFF}$ . É apresentado um procedimento para realização de cada possibilidade de controle de carga para o conversor *boost*. Uma tabela apresenta, de forma geral, estas possibilidades. É feita a simulação de cada possibilidade para análise comparativa.

Um dos problemas apresentados foram as limitações práticas nos circuitos analógicos, dentre estas, os tempos de respostas dos comparadores são a limitação crítica. Esta limitação ocorreu nas estratégias de controle por portadora não-linear. A possibilidade que utiliza o controle por portadora não-linear de  $t_{ON}$  (controle pela corrente média na chave) apresentou problemas na geração de valores pequenos deste tempo ( $D \leq 5\%$ ). De forma análoga, a possibilidade que utiliza o controle por portadora não-linear de  $t_{OFF}$  (controle pela corrente média no diodo) apresentou problemas na geração de valores pequenos deste tempo ( $D \geq 95\%$ ). Destes problemas, o do segundo ocorre para qualquer valor de  $M$ , uma vez que, para qualquer valor de  $M$ ,  $D$  é sempre igual a 1 em  $\omega t = 0^\circ$ . Por esse motivo, o problema com o controle de corrente média no diodo por portadora não-linear apresenta distorção nas extremidades do semi-ciclo. No primeiro caso (controle de corrente média na chave por portadora não-linear) o problema ocorre para valores de  $M$  próximos da unidade, quando  $D$  tende a zero em  $\omega t = 90^\circ$ . Por esse motivo, o problema com o controle de corrente média na chave apresenta distorção no centro do semi-ciclo. As estratégias de controle por portadora linear não apresentaram o problema descrito acima. Porém, no caso de controle da corrente média é utilizado um circuito de controle com número maior de chaves para o tratamento da corrente. No caso de controle pela corrente de pico na chave ou no diodo os resultados apresentaram uma distorção devido à linearização, esta distorção depende da quantidade de ondulação definida no projeto, especificamente, no dimensionamento do indutor  $L$ . A estratégia usada no MCD não apresentou os problemas observados no MCC para o conversor *boost*.

Corrente média da entrada: $t_{OFF}$ controlado.	Bom para $M$ qualquer
Corrente média na chave: $t_{ON}$ controlado.	<b>Ruim</b> quando $M \rightarrow 1$ e $\omega t \rightarrow 90^\circ$
Corrente média no diodo: $t_{OFF}$ controlado.	<b>Ruim</b> nas extremidades do semi-ciclo para $M$ qualquer
Corrente de pico na chave: $t_{ON}$ controlado.	Bom para $M$ qualquer
Corrente de pico no diodo: $t_{OFF}$ controlado.	Bom para $M$ qualquer
MCD: $t_{ON}$ controlado.	Bom para $M$ qualquer

A tabela acima apresenta uma qualificação das técnicas de controle de carga simuladas com relação às limitações práticas de implementação tais como: nível de sinal na entrada dos comparadores, tensão de off-set nos amplificadores operacionais e tempo de resposta destas estruturas.

O controle de carga foi aplicado a duas topologias, uma operando no MCD (*boost* intercalado) e outra no MCC (Retificado bipolar com número reduzido de componentes). A segunda topologia é uma variante do princípio *boost* e apresentou algumas desvantagens frente à primeira topologia: Opera com  $M$  maior que dois, altos valores de ondulação de corrente (mesmo operando no MCC) com descontinuidade nas extremidades do semi-ciclo. Esta última acarreta um maior volume do indutor  $L$ , uma vez que a carga em cada capacitor de saída é feita em semi-ciclos alternados, o tamanho dos capacitores de saída é maior. No caso de fontes com operação universal, isto é, de 84 a 264V a tensão de saída deve ser de no mínimo 750Vcc, que é, na situação atual das cargas eletrônicas classe D, impraticável. Se comparada com o *boost* intercalado, esta topologia apresenta limitações para integração via ponte. Além de que, esta trabalha com maiores perdas por chaveamento que o *boost* intercalado.

A parte final do trabalho, capítulo 4, apresentou as vantagens do conversor *boost* intercalado operando no MCD e que o desempenho deste é equiparado ao *boost* com um indutor operando no MCC. É escolhida uma estrutura (conversor de Nabae) variante do *boost* intercalado que possui algumas particularidades: ensaios mostraram que este conversor apresenta características atrativas para integração além da possibilidade de operar com razão de transferência estática  $M$  unitária. É aplicada uma nova técnica de controle de carga (Controle de Carga FM) para reduzir a distorção harmônica deste conversor. Resultados de simulação e experimentais comprovaram o bom desempenho desta técnica, tanto em malha fechada quanto em malha aberta. Como resultado foi mostrado que a *DHT* foi reduzida de 86.5% a 95.2% com o emprego de Controle de carga FM. Diferentes estudos mostram que o esquema proposto pode ser usado em aplicações de operação universal ( $V_G$  de 84 Vrms a 264 Vrms). Ainda, neste capítulo, foram propostos dois conversores CA-CA integrados. Para a integração é utilizado como estrutura básica o conversor de Nabae (com a nova

técnica de controle). Resultados de simulação e experimentais comprovaram a versatilidade da estrutura básica para integração, pois se conseguiu altos valores de fator de potência e resposta de saída rápida.

## 2 Sugestões de trabalhos futuros

Os estudos realizados ao longo do trabalho permitem desdobramentos além dos que foram apresentados. Abaixo são listados alguns temas para trabalhos futuros:

Tratamento do Conversor integrado:

1. Saída isolada de baixa tensão CC ou CA.
2. Acionamento com tempo morto de 600ns.
3. Conversão CA-CA unitária a 50/60Hz.
4. Operação desde zero Watts com entrada universal (84 a 264V<sub>RMS</sub>).
5. Amplificador de áudiofrequência.
6. Controle e acionamento com acoplamento direto de baixo custo.

Tratamento das técnicas de controle de carga:

7. Refinamento dos circuitos para controle de carga.
8. Controle microprogramado (PIC).
9. Controle misto: nos modos MCC e MDC via similaridades de portadoras. Por exemplo, controle da corrente média no diodo em MCC complementado por controle de um ciclo.
10. Retificador *boost* ponte completa bidirecional na versão intercalado no MCC: redução do volume dos indutores e corrente de entrada melhorada.
11. Sistematização geral das técnicas de controle aplicadas à topologia *boost* na CFP.
12. Extensão das técnicas de controle de carga a estruturas trifásicas.

# Referências Bibliográficas

- [1] IEEE std. 519-1992, IEEE Recommended Practices and Requirements for Harmonics Control in Electrical Power Systems, April 12, 1993.
- [2] IEC 1000-3-2, Electromagnetic Compatibility (EMC), Part 3: Limits-Section 2: Limits for harmonic current emissions ( Equipment input current  $\leq 16A$  ), First Edition, 1995-03.
- [3] J. Sebastian, Pedro J. Villegas y M.M. Hernando, “Corrección del factor de potencia en sistemas de alimentación monofásicos,” in *Proc. COBEP*, 1997, pp. 14-28.
- [4] O. Garcia, J.A. Cobos, R. Prieto, P.Alou, J. Uceda, “Single-phase Power Factor Correction: A Survey,” in *Proc. IEEE PESC*, 2001, pp. 8-13.
- [5] Mello, Luiz Fernando Pereira de, - “Projetos de Fontes Chaveadas,” *Editores Érica*, 2001.
- [6] R.Redl, L. Balogh, “Power Factor Correction in Bridge and Voltage-Doubler Rectifier Circuits with Inductors and Capacitors,” *IEEE APEC 1995*, pp. 466-472.
- [7] J.C. Salmon, “Performance of a 1-phase buck-boost rectifier using two coupled windings and a split dc-rail output voltage,” in *Proc. IEEE APEC*, 1995, pp. 427-433.
- [8] J.C. Salmon, “Circuit topologies for PWM boost rectifier operated from 1-phase and 3-phase ac supplies and using either single or split dc rail voltage outputs,” in *Proc. IEEE APEC*, 1995, pp. 473-479.
- [9] K. Schenk and S. Cuk, “A single-switch single-stage active power factor corrector with high quality input and output,” in *Proc. IEEE PESC*, 1997, pp. 385-391.
- [10] M. Hernández, C. Aguilar, J. Arau, J. Sebastian and J. Uceda, “Comparative analysis of Boost and Buck-boost derived topologies as power factor correctors,” in *Proc. IEEE IECON*, 1995, pp. 335-340.

- [11] D. Tollik and A. Pietkiewicz, "Comparative analysis of 1-phase active power factor correction topologies," in *Proc. IEEE INTELEC*, 1992, pp. 517-523.
- [12] B. Singh, B.N. Singh, A. Chandra, K.A. Haddad, A. Pandey and D.P. Kothary, "A review of single-phase improved power quality AC-DC converters," *IEEE Transaction on Industrial Electronics*, Vol. 50, No. 5, Oct 2003.
- [13] R. Redl, L. Balogh, "Design considerations for Single-stage Isolated Power-Factor-Corrected Power Supplies with fast regulation of the output voltage," in *Proc. IEEE APEC*, 1995, pp. 454-458.
- [14] F.C. Lee, M.M. Jovanovic, D. Borojevic, "Analysis and design of power factor correction circuits," Virginia Power Electronics Center (VPEC) Seminar, 1996.
- [15] J.P. Gegner, C. Hung, C.Q. Lee, "High power factor AC to DC converter using a reactive shunt regulator," in *Proc. IEEE PESC*, 1994, pp. 349-355.
- [16] Y. Jiang, F.C. Lee, G. Hua, W. Tang, "A novel single-phase power factor correction scheme," in *Proc. IEEE APEC*, 1993, pp. 287-292.
- [17] Y. Jiang and F.C. Lee, "A single-switch single-phase parallel power factor correction scheme," in *Proc. IEEE PESC*, 1994, pp. 1145-1151.
- [18] O. Garcia, J. A. Cobos, P. Alou, R. Prieto, J. Uceda, S. Ollero, "A new family of single stage AC/DC power factor correction converters with fast output voltage regulation," in *Proc. IEEE PESC*, 1997, pp. 536-542.
- [19] J. Sebastian, P. Villegas y M.M. Hernando, S. Ollero, "Improving dynamic response of power-factor correctors by using a series-switching post-regulator," *IEEE Transaction on Industrial Electronics*, Vol. 46, No.3, June 1999, pp. 563-568.
- [20] R. Redl, L. Balogh and N.O. Sokal, "A new Family of Single-stage Isolated power-factor correctors with fast regulation of the output voltage," in *Proc. IEEE PESC*, 1994, pp. 1137-1144.

- [21] M.G. Qiao and K.M. Smedley, "A topology survey of single-stage power corrector with a boost type input-current-shaper," *IEEE Transaction on Power Electronics*, Vol. 16, pp 360-368, May 2001.
- [22] O. Garcia, M.D. M. Avial, J.A. Cobos, J. Uceda, J. Uceda, J. González, J. A. Navas, "Harmonic Reducer Converter," in *Proc. IEEE PESC*, 2000, pp. 583-587.
- [23] C.H. Chan and M.H. Pong, "Input Current Analysis of interleaved Boost Converters Operating in Discontinuous-Inductor-Current Mode," in *Proc. IEEE PESC*, 1997, pp. 392-398.
- [24] M.A. Johnston, R.W. Erickson, "Reduction of voltage stress in the full bridge BIBRED by duty ratio and phase shift control," in *Proc. IEEE APEC*, 1994, pp. 849-854.
- [25] J. Sebastián, J.A. Cobos, P. Gil and J. Uceda, "The determination of the boundaries between continuous and discontinuous conduction modes in PWM DC to DC converters used as power factor preregulators," in *Proc. IEEE PESC*, 1992, pp. 1061-1070.
- [26] D. Simonetti, J. Sebastián, J.A. Cobos and J. Uceda, "Analysis of the conduction boundary of a boost PFP fed by universal input," in *Proc. IEEE PESC*, 1996, pp. 1204-1208.
- [27] J.A. Pomilio, "Pré-reguladores de fator de potência," DSCE-FEEC-UNICAMP, 2000, pp. 3-7.
- [28] I. Barbi e A.F. Souza, "Curso: Correção de Fator de Potência de Fontes de Alimentação," *Universidade Federal de Santa Catarina* (publicação interna), 1995.
- [29] K.H. Liu, and Y.L. Lin, "Current waveform distortion in power factor correction circuits employing discontinuous-mode boost converters," in *Proc. IEEE PESC*, 1989, pp. 825-829.
- [30] D. Simonetti, J.F.L. Vieira and G.C.D. Sousa, "Modeling of the high-power-factor discontinuous boost rectifiers," *IEEE Transaction on Industry Electronics*, vol. 46, pp. 788-795, Aug. 1999.

- [31] J.S. Lai e D. Chen, “Design consideration for power factor correction boost converters operating at the boundary of continuous conduction mode and discontinuous conduction mode,” in *Proc. IEEE APEC*, 1993, pp. 267-273.
- [32] M.K. Nalbant, “Power factor calculations and mensuraments,” in *Proc. IEEE APEC*, 1990, pp. 543-552.
- [33] C. Zhou, M. Jovanovic, “Design Trade-offs in Continuous Current Mode Boost PFC,” in *Proc. HFPC*, 1992, pp. 209-220.
- [34] R. Redl, L. Balogh, “RMS, DC, Peak and Harmonic Currents in High Frequency Power Factor Correctors with Capacitive Energy Storage,” in *Proc. Conf. APEC*, 1992, pp. 533-540.
- [35] J. P. Noon and D. Dalal, “Practical Design Issues for PFC Circuits,” in *Proc. IEEE APEC*, 1997, pp. 51-58.
- [36] D. Maksimovic’, “Design of the clamped-current high-power-factor boost rectifier,” in *Proc. IEEE APEC*, 1994, pp. 584-590.
- [37] R. Redl, A.S. Kislovski, B.P. Erisman, “Input-current-clamping: an inexpensive novel technique to achieve compliance with harmonic regulations,” in *Proc. IEEE APEC*, 1996, pp. 145-151.
- [38] S.D. Freeland, “Input current shape for single-phase AC-DC power converters,” *Phd Thesis, Part II, CalTech*, 1988,
- [39] L. Rossetto, G. Spiazzi, P. Tenti, “Control techniques for power correction converters,” in *Proc. IEEE PEMC*, 1994, pp 1310-1318.
- [40] C. Zhou, R.B. Ridley and F.C. Lee, “Design and analysis of a hysteretic boost power factor correction circuit,” in *Proc. IEEE PESC*, 1990, pp. 800-807.
- [41] H.Y. Wu, C. Wang, K.W. Tao, “High power factor single-phase AC/DC biased hysteresis control technique,” in *Proc. IEEE APEC*, 1997, pp. 88-93.
- [42] C.A. Canesin and I. Barbi, “Analysis and design of constant-frequency peak-current-controlled high-power-factor boost rectifier with slope compensation,” in *Proc. IEEE APEC*, 1996, pp. 807-813.

- [43] R. Redl, B.P. Erisman, "Reducing distortion in peak-current-controlled boost power-factor correctors," in *Proc. IEEE APEC*, 1994, pp. 576-583.
- [44] D.D. Weng, S. Yavarajan, "Constant-switching-frequency AC-DC converter using second-harmonic-injected PWM," in *Proc. IEEE APEC*, 1995, pp. 642-646.
- [45] J.P. Gegner, C.Q. Lee, "Linear peak current control: a simple active power factor correction control technique for continuous conduction mode," in *Proc. PESC*, 1996, pp. 196-202.
- [46] B. Arbetter and D. Maksimovic', "Feedforward Pulse Width Modulators for Switching Power Converters," *IEEE Transactions on Power Electronics*, Vol. 12, No 2, March 1997, pp. 361-368.
- [47] J. Rajagopalan, F.C. Lee, P. Nora - "A generalized technique for derivation of average current mode control laws for power factor correction without input voltage sensing," *IEEE Transaction on Power Electronics*, vol. 14, pp. 663-672, July 1999.
- [48] J. Hwang, A. Chee and W.H. Ki, "New universal control methods for power factor correction and DC to DC converter applications," in *Proc. IEEE APEC*, 1997, pp. 59-65.
- [49] Z. Lai and K.M. Smedley - "A New Extension of One-Cycle Control and Its Application to Switching Power Amplifiers," *IEEE Transaction on Power Electronics*, vol.11, no. 1, January 1996
- [50] W. Tang, F.C. Lee, R.B. Ridley and I. Cohen, "Charge control: modeling, analysis and design," in *Proc. PESC*, 1992, pp.503-511.
- [51] W. Tang, Y. Jiang, G.C. Hua, F.C. Lee, and I. Cohen, "Power factor correction with flyback converter employing charge control," in *Proc. IEEE APEC*, 1993, pp. 293-298.
- [52] D. Maksimovic', Y. Jang, and R. Erickson, "Nonlinear-carrier control for high power factor boost rectifiers," in *Proc. IEEE APEC*, 1995, pp. 635-641.

- [53] Z. Lai, K.M. Smedley, and Y. Ma, "Time quantity one-cycle control for power factor correctors," *IEEE Transaction on Power Electronics*, vol. 12, no. 2, pp. 369-375, Mar 1997.
- [54] A. Nabae, H. Nakano, S. Arai, "Novel sinusoidal converters with high power factor," in *Proc. IEEE PESC*, 1994, pp. 775-780.
- [55] G. Hua, C.S. Leu, F.C. Lee, "Novel zero voltage transmittion PWM converters," in *Proc. IEEE PESC*, 1992, pp. .
- [56] M.J. Schutten, R.L. Steigerwald, M.H. Kheraluwala, "Characteristics of Load Resonant Converters Operating in a High Power Factor Mode," in *Proc. IEEE APEC*, 1991, pp. .
- [57] I. Barbi, S.A. Oliveira, "Sinusoidal Line Current Rectification at Unity Power Factor with Quase Resonant Converters," in *Proc. IEEE APEC*, 1990, pp. .
- [58] P. Imbertson, N. Mohan, "Asymmetrical Duty Cycle Permits Zero Switching Loss in PWM Circuits with no Conduction Loss Penalty," *IEEE Transaction on Industry Applications*, January/February 1993.
- [59] T. Ninomiya, N. Matsomoto, M. Nakahara, "Static and Dynamic Analysis of Zero Voltage Switched Half-Bridge Topology Converter with PWM Control," in *Proc. IEEE PESC*, 1991, pp. .
- [60] J. Sebastián, P.Villegas, F. Nuno, M.M. Hernando, " Very Efficient Two Input DC to DC Switching Post-Regulators," in *Proc. IEEE PESC*, 1996, pp.