1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
  4. Mestrado em Engenharia Elétrica.
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10971
Full metadata record
DC FieldValueLanguage
dc.creator.IDMORAIS, M. R. A.pt_BR
dc.contributor.advisor1MELCHER, Elmar Uwe Kurt.-
dc.contributor.advisor1IDMELCHER, E. U. K.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/2995510206880397pt_BR
dc.contributor.referee1LIMA, Antonio Marcus Nogueira.-
dc.contributor.referee2CARVALHO, João Marques de.-
dc.description.resumoNeste trabalho e apresentada a implementação de um sistema de prototipagem de hardware adequado ao processamento de imagens em tempo real. Através da análise da implementação de alguns algoritmos e mostrada a viabilidade do uso de hardware programável como principal elemento processador, obtendo-se flexibilidade similar a DSPs e poder computacional comparável a ASICs. 0 sistema desenvolvido utiliza dois FPGAs Altera e suporta a implementa^ao de circuitos com ate 140 mil portas equivalentes. 0 circuito possui interface com barramento ISA, o que permite a realização de co-projetos hardware/software. Resultados de mapeamento mostram que circuitos de complexidade relativamente grande podem ser devidamente inseridos no sistema.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICApt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica-
dc.titleSistema de prototipagem rápida dirigido ao processamento de imagens.pt_BR
dc.date.issued1998-10-21-
dc.description.abstractIn this work an implementation of a prototype system capable of real-time image processing is shown. Through the analysis of the implementation of some algorithms the suitability of programmable hardware as main processor element is demonstrated, with flexibility similar to DSPs and computational power comparable to ASICs. The system developed uses two Altera FPGAs and can implement circuits consisting of up to 140 thousands equivalent gates. The systems architecture allows the aplication of dataflow algorithms, due to the high I/O throughput and fast local memory. The circuit has an ISA bus interface that allows the realization of hardware/software codesigns. Simulation results show that high complexity circuits can be mapped into the system.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10971-
dc.date.accessioned2020-01-15T18:02:46Z-
dc.date.available2020-01-15-
dc.date.available2020-01-15T18:02:46Z-
dc.typeDissertaçãopt_BR
dc.subjectProcessamento de Imagens-
dc.subjectSistema de Prototipagem-
dc.subjectBarramento ISA-
dc.subjectInterface-
dc.subjectSistemas Digitais-
dc.subjectImage Processing-
dc.subjectPrototyping System-
dc.subjectISA Bus-
dc.subjectInterface-
dc.subjectDigital Systems-
dc.rightsAcesso Abertopt_BR
dc.creatorMORAIS, Marcos Ricardo de Alcântara.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeRapid prototyping system for image processing.pt_BR
dc.identifier.citationMORAIS, Ricardo Alcântara. Sistema de prototipagem rápida dirigido ao processamento de imagens. 1998. 100 f. Dissertação (Mestrado em Engenharia Elétrica) – Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia, Universidade Federal da Paraíba – Campus II - Campina Grande, Paraíba, Brasil, 1998.pt_BR
Appears in Collections:Mestrado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
MARCOS RICARDO ALCÂNTARA MORAIS - DISSERTAÇÃO PPGEE 1998.pdfMarcos Ricardo Alcântara - Dissertação PPGEE 199821.25 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.