Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/118
Title: Utilização de aritmética bit-serial para redução de consumo de energia.
???metadata.dc.creator???: FARIA, Roberto Medeiros de.
???metadata.dc.contributor.advisor1???: MELCHER, Elmar Uwe Kurt.
???metadata.dc.contributor.referee1???: LIMA, José Antônio Gomes de.
???metadata.dc.contributor.referee2???: BRITO, Andrey Elísio Monteiro.
Keywords: Redução do consumo de energia.;Aritmética bit-serial.;Processamento digital de sinais.;Engenharia elétrica.;Energia elétrica.;Standart cells.;IP-Core.;Consumo de energia estática.;Circuitos CMOS.;Baixo consumo de energia.;Verificador de identidade vocal.;Static power consumption.;Vocal identify checker.
Issue Date: Dec-2014
Publisher: Universidade Federal de Campina Grande
Citation: FARIA, Roberto Medeiros de. Utilização de aritmética bit-serial para redução de consumo de energia. 80 f. Dissertação de Mestrado. Orientador: Professor Dr. Elmar Uwe Kurt Melcher. Programa de Pós-graduação em Ciência da Computação. Centro de Engenharia Elétrica e Informática. Universidade Federal de Campina Grande. Campina Grande - PB, Brasil, 2014.
???metadata.dc.description.resumo???: Hoje, uma das maiores preocupações, senão a maior, da indústria de semicondutores é o desenvolvimento de chips com baixo consumo de energia. Existem vários fenômenos físicos causadores de consumo de energia em circuitos CMOS e várias técnicas que reduzem o consumo de energia de um chip. O objetivo principal desta pesquisa de mestrado foi investigar o quanto o consumo de energia estática em circuitos CMOS pode ser reduzido por meio do emprego de aritmética bit-serial em substituição à aritmética bit-paralela. A pesquisa está focada em circuitos construídos a partir de standard cells (células padrão), com aplicação em processamento de sinais, e para os quais o principal requisito não é o alto desempenho computacional, mas o baixo consumo de energia. A metodologia foi aplicada em um estudo de caso, utilizando-se para isto, simulações com o IP core SPVR. O SPVR é um verificador de identidade vocal implementado em um circuito dedicado capaz de ter desempenho suficiente para funcionar em tempo real, mesmo empregando um sinal de clock lento. Foi constatado na pesquisa, que o uso de aritmética bit-serial, em termos de diminuição de consumo estático, é vantajoso para somadores e circuitos de pequena complexidade. Porém, para sistemas de maior complexidade, esta substituição só é vantajosa em situações específicas de grande número de operações aritméticas e baixo uso de armazenamento em registradores paralelos. No caso inverso, as vantagens se perdem, porque embora haja diminuição de consumo estático, há um crescimento muito grande de consumo dinâmico.
Abstract: Today, one of the biggest concerns, if not the largest, for the semiconductor industry is the development of chips with low power consumption. There are several physical phenomena that cause power consumption in CMOS circuits and various techniques that reduce the energy consumption of a chip. The main objective of this masters research was to investigate how the static power consumption in CMOS circuits can be reduced through the use of bit-serial arithmetic in place of bit-parallel arithmetic. The research is focused on circuits built from standard cells, with application to signal processing, and for which the main requirement is not the high computing performance, but the low power consumption. The methodology was applied in a case study, using for this, simulations with the SPVR IP core. The SPVR is a vocal identity checker implemented in a dedicated circuit able to have enough performance to run in real time, even employing a slow clock signal. It has been found in research that the use of bit-serial arithmetic, in terms of reduction of static consumption, is advantageous to adders and small circuit complexity. However, for more complex systems, this substitution is only advantageous in specific situations of large number of arithmetic operations and low storage usage in parallel registers. In the reverse case, the advantages are lost, because although there are static consumption decrease, there is a very large dynamic consumption growth.
Keywords: Redução do consumo de energia.
Aritmética bit-serial.
Processamento digital de sinais.
Engenharia elétrica.
Energia elétrica.
Standart cells.
IP-Core.
Consumo de energia estática.
Circuitos CMOS.
Baixo consumo de energia.
Verificador de identidade vocal.
Static power consumption.
Vocal identify checker.
???metadata.dc.subject.cnpq???: Engenharia Elétrica.
Ciência da Computação.
URI: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/118
Appears in Collections:Mestrado em Ciência da Computação.



Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.