Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/11955
Full metadata record
DC FieldValueLanguage
dc.creator.IDOLIVEIRA, K. V.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/1121152162202880pt_BR
dc.contributor.advisor1PERKUSICH, Angelo.-
dc.contributor.advisor1IDPERKUSICH, A.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/9439858291700830pt_BR
dc.contributor.advisor2SILVA, Leandro Dias da.-
dc.contributor.referee1ALMEIDA, Hyggo Oliveira de.-
dc.contributor.referee2GORGÔNIO , Kyller Costa.-
dc.contributor.referee3BARROSO, Giovanni Cordeiro.-
dc.contributor.referee4LIMA, Antonio Marcus Nogueira.-
dc.description.resumoSistemas Instrumentados de Segurança (SIS) são desenvolvidos para garantir a segurança operacional de sistemas industriais prevenindo a ocorrência de situações indesejadas quando da execução de procedimentos realizados automaticamente ou sob a interferência de operadores humanos. No contexto de SIS e fundamental garantir a confiança e a segurança no funcionamento, pois defeitos no hardware, no software ou ainda erros humanos podem ocasionar danos as instalações, aos seres humanos e ao meio ambiente. O objetivo neste trabalho e apresentar um método que aumente a confiança e a segurança em programas de Controladores Lógicos Programáveis (CLP) para SIS. Para tanto, geração e execução automática de casos de teste, que contemplam os estados das saídas e propriedades temporizadas do sistema, são utilizadas para avaliar se o programa do SIS esta em conformidade com sua especificação. Para este proposito, faremos uso de uma arquitetura com suporte a verificação dinâmica de programas de CLP para SIS, arquitetura Hardware in the loop (HIL). Alem disso, o formalismo de redes de automates temporizados em conjunto com diagramas de decisão binaria ordenados e reduzidos (ROBDD) são utilizados para gerar casos de teste não redundantes. Três estudos de caso são utilizados para avaliar o método proposto e os resultados confirmam a sua eficiência.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃOpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqCiência da Computação-
dc.titleGeração e execução automática de testes para programas de controladores lógicos programáveis para sistemas instrumentados de segurança.pt_BR
dc.date.issued2014-02-
dc.description.abstractSafety Instrumented Systems (SIS) are designed to guarantee the industrial system safety preventing undesirable situations when executing procedures performed automatically or by human being. In the context of SIS, ensuring reliable and safe operation is vital because hardware and software faults or human error can cause damage to the plants, humans and the environment. The goal of this work is to present a method to increase reliability and safety in Programmable Logic Controllers (PLC) programs for SIS. Automatic generation and execution of test cases, which include the the system outputs and timer properties states, are used to evaluate whether the SIS program is in conformance to its specification. The Hardware in the loop (HIL) architecture, which supports the dynamic verification of PLC programs for SIS, is used here. Furthermore, timed automata networks together with reduced ordered binary decision diagrams (ROBDD) are used to generate non-redundant test cases. Three case studies are used to evaluate the proposed method and the results attest its efficiency.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/11955-
dc.date.accessioned2020-02-17T10:34:36Z-
dc.date.available2020-02-17-
dc.date.available2020-02-17T10:34:36Z-
dc.typeTesept_BR
dc.subjectSistemas Instrumentados de Segurança (SIS)-
dc.subjectRede de Autômatos Temporizados-
dc.subjectControladores Lógicos Programáveis (CLP)-
dc.subjectArquitetura Hardware in the Loop (HIL)-
dc.subjectSistema de Prevenção de Incêndio-
dc.subjectRedes de Computadores-
dc.subjectInstrumented Safety Systems (SIS)-
dc.subjectTimed Automation Network-
dc.subjectProgrammable Logic Controllers (PLC)-
dc.subjectHardware in the Loop (HIL) Architecture-
dc.subjectFire Prevention System-
dc.subjectComputer Network-
dc.rightsAcesso Abertopt_BR
dc.creatorOLIVEIRA, Kézia de Vasconcelos.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeAutomatic test generation and execution for programmable logic controller programs for instrumented safety systems.pt_BR
dc.identifier.citationOLIVEIRA, Kézia de Vasconcelos. Geração e execução automática de testes para programas de controladores lógicos programáveis para sistemas instrumentados de segurança. 2014. 140f. (Tese) Doutorado em Ciência da Computação, Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Campina Grande - Paraíba - Brasil, 2014. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/11955pt_BR
Appears in Collections:Doutorado em Ciência da Computação.

Files in This Item:
File Description SizeFormat 
KÉZIA DE VASCONCELOS OLIVEIRA - TESE PPGCC 2014.pdf Kézia de Vasconcelos Oliveira - Tese PPGCC 2014. 21.64 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.