1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. CURSOS DE GRADUAÇÃO DO CEEI
  4. Curso de Bacharelado em Engenharia Elétrica
  5. Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17289
Full metadata record
DC FieldValueLanguage
dc.creator.IDBARROS, L. M.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/6073167191737882pt_BR
dc.contributor.advisor1OLIVEIRA, Alexandre Cunha.
dc.contributor.advisor1IDOLIVEIRA, A. C.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/6699829609793478pt_BR
dc.description.resumoNeste trabalho será apresentado um gerador de sinais PWM implementado a partir de um dispositivo FPGA contido na placa DE2 da ALTERA, utilizando a linguagem Verilog. Através da técnica desenvolvida, é possível garantir sinais PWM com alta resolução e também gerar padrões PWM com múltiplos pulsos em um mesmo período do sinap PWM. Com esta técnica é possível atender aos requisitos de geração de sinais de sistemas hexafásicos, sem restrições de sequência de chaveamento, bem como gerar sinais com rebatimento de pulsos, sem que seja necessário diminuir a frequência de chaveamento.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleGerador de sinal PWM utilizando múltiplos recortes.pt_BR
dc.date.issued2009-06
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17289
dc.date.accessioned2021-02-19T18:11:57Z
dc.date.available2021-02-19
dc.date.available2021-02-19T18:11:57Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectGerador de sinal PWMpt_BR
dc.subjectModulação por largura de pulsopt_BR
dc.subjectPulse Width Modulationpt_BR
dc.subjectSíntese lógica Quartus IIpt_BR
dc.subjectVERILOGpt_BR
dc.subjectLinguagem Verilogpt_BR
dc.subjectDispositivo FPGApt_BR
dc.subjectPWM signal generatorpt_BR
dc.subjectLogical synthesis Quartus IIpt_BR
dc.subjectVerilog Languagept_BR
dc.subjectFPGA devicept_BR
dc.rightsAcesso Abertopt_BR
dc.creatorBARROS, Luciano de Macedo.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativePWM signal generator using multiple cutouts.pt_BR
dc.identifier.citationBARROS, Luciano de Macedo. Gerador de sinal PWM utilizando múltiplos recortes. 2009. 56f. Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17289pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias

Files in This Item:
File Description SizeFormat 
LUCIANO DE MACEDO BARROS - TCC ENG. ELÉTRICA 2009.pdfLuciano de Macedo Barros - TCC ENG. ELÉTRICA 2009.19.38 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.