Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17289
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.creator.ID | BARROS, L. M. | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/6073167191737882 | pt_BR |
dc.contributor.advisor1 | OLIVEIRA, Alexandre Cunha. | |
dc.contributor.advisor1ID | OLIVEIRA, A. C. | pt_BR |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/6699829609793478 | pt_BR |
dc.description.resumo | Neste trabalho será apresentado um gerador de sinais PWM implementado a partir de um dispositivo FPGA contido na placa DE2 da ALTERA, utilizando a linguagem Verilog. Através da técnica desenvolvida, é possível garantir sinais PWM com alta resolução e também gerar padrões PWM com múltiplos pulsos em um mesmo período do sinap PWM. Com esta técnica é possível atender aos requisitos de geração de sinais de sistemas hexafásicos, sem restrições de sequência de chaveamento, bem como gerar sinais com rebatimento de pulsos, sem que seja necessário diminuir a frequência de chaveamento. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Centro de Engenharia Elétrica e Informática - CEEI | pt_BR |
dc.publisher.initials | UFCG | pt_BR |
dc.subject.cnpq | Engenharia Elétrica. | pt_BR |
dc.title | Gerador de sinal PWM utilizando múltiplos recortes. | pt_BR |
dc.date.issued | 2009-06 | |
dc.identifier.uri | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17289 | |
dc.date.accessioned | 2021-02-19T18:11:57Z | |
dc.date.available | 2021-02-19 | |
dc.date.available | 2021-02-19T18:11:57Z | |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.subject | Gerador de sinal PWM | pt_BR |
dc.subject | Modulação por largura de pulso | pt_BR |
dc.subject | Pulse Width Modulation | pt_BR |
dc.subject | Síntese lógica Quartus II | pt_BR |
dc.subject | VERILOG | pt_BR |
dc.subject | Linguagem Verilog | pt_BR |
dc.subject | Dispositivo FPGA | pt_BR |
dc.subject | PWM signal generator | pt_BR |
dc.subject | Logical synthesis Quartus II | pt_BR |
dc.subject | Verilog Language | pt_BR |
dc.subject | FPGA device | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.creator | BARROS, Luciano de Macedo. | |
dc.publisher | Universidade Federal de Campina Grande | pt_BR |
dc.language | por | pt_BR |
dc.title.alternative | PWM signal generator using multiple cutouts. | pt_BR |
dc.identifier.citation | BARROS, Luciano de Macedo. Gerador de sinal PWM utilizando múltiplos recortes. 2009. 56f. Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17289 | pt_BR |
Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
LUCIANO DE MACEDO BARROS - TCC ENG. ELÉTRICA 2009.pdf | Luciano de Macedo Barros - TCC ENG. ELÉTRICA 2009. | 19.38 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.