1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. CURSOS DE GRADUAÇÃO DO CEEI
  4. Curso de Bacharelado em Engenharia Elétrica
  5. Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17350
Full metadata record
DC FieldValueLanguage
dc.creator.IDVASCONCELOS, M. C. R.pt_BR
dc.contributor.advisor1TURNELL, Maria de Fátima Queiroz Vieira.
dc.contributor.advisor1IDTURNELL, M. F. Q. V.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/1459797138770378pt_BR
dc.description.resumoNeste trabalho será apresentado um estado da arte das técnicas de tolerância a falha, principalmente os trabalhos que tiveram como motivação a questão dos defeitos/falhas ligados ao processo de escalonamento dos dispositivos CMOS e sera apresentado os resultados de um estudo de caso baseado na aplicação de arquiteturas tolerantes a falha de um sistema de aquisição de dados de um sensor de temperatura embarcado. Pode-se distinguir basicamente duas linhas de abordagem ao problema de falhas em circuitos: mascaramento de erros e detecção e correção de erros. Nos propomos aqui a implementar uma técnica de cada uma das linhas citadas, a TMR (Triple Modular Redundancy) dentro da proposta de mascaramento de erros e uso de códigos de Hamming na de detecção e correção de erros, para que sejam avaliadas as vantagens e desvantagens de cada método no contexto da aplicação escolhida.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleEstudo de caso para a descrição de técnicas de tolerância a falha em VHDL.pt_BR
dc.date.issued2007-04-10
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17350
dc.date.accessioned2021-02-23T18:44:14Z
dc.date.available2021-03-23
dc.date.available2021-02-23T18:44:14Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectFalha em VHDLpt_BR
dc.subjectNanoeletrônicapt_BR
dc.subjectTolerância à falhapt_BR
dc.subjectTécnicas de tolerância a falhapt_BR
dc.subjectAbordagem de mascaramentos de erros - TMRpt_BR
dc.subjectAbordagem de detecção e correção de errospt_BR
dc.subjectCódigos de Hammingpt_BR
dc.subjectDetecção e correção de erros - sistema elétricopt_BR
dc.subjectVHDL failurept_BR
dc.subjectNanoelectronicspt_BR
dc.subjectFault tolerancept_BR
dc.subjectFault tolerance techniquespt_BR
dc.subjectError masking approach - TMRpt_BR
dc.subjectError detection and correction approachpt_BR
dc.subjectHamming codespt_BR
dc.subjectError detection and correction - electrical systempt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorVASCONCELOS, Maí Correia Rabelo de.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeCase study for the description of fault tolerance techniques in VHDL.pt_BR
dc.identifier.citationVASCONCELOS, Maí Correia Rabelo de. Estudo de caso para a descrição de técnicas de tolerância a falha em VHDL. 2007. f35. Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2007. Disponível em:http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17350pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias

Files in This Item:
File Description SizeFormat 
MAÍ CORREIA RABELO DE VASCONCELOS - TCC ENG. ELÉTRICA 2007.pdfMaí Correia Rabelo de Vasconcelos - TCC Engenharia Elétrica 2007. 1.74 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.