Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17376
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.creator.ID | GOMES, L. V. | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/9663603094783048 | pt_BR |
dc.contributor.advisor1 | FREIRE, Raimundo Carlos Silvério. | |
dc.contributor.advisor1ID | FREIRE, R. C. S. | pt_BR |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/4016576596215504 | pt_BR |
dc.description.resumo | O desempenho das próximas gerações dos circuitos integrados (tecnologias 45 nm, 32 nm e 22 nm) será em grande parte limitada pelas performances elétricas das redes de interconexões. Estas interconexões introduzem nos circuitos integrados problemas como a diafonia e o atraso na transmissão dos sinais, que se agravam à medida que a densidade de integração dos componentes dos circuitos aumenta. A integração em três dimensões (3D) é uma solução alternativa para limitar as inconveniências associadas às interconexões convencionais. E sob estas condições busca-se realizar o empilhamento de múltiplos chips de área reduzida interconectados entre si através de via. Outra solução inovadora proposta para responder a estes problemas consiste nas interconexões de rádio freqüência (RF) sem fio. Estes estudos consistem em estudar a utilização de antenas integradas para estabelecer uma transmissão sem fio inter-chip para o empilhamento 3D. Focaliza-se principalmente sobre a transmissão dos sinais de clock. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Centro de Engenharia Elétrica e Informática - CEEI | pt_BR |
dc.publisher.initials | UFCG | pt_BR |
dc.subject.cnpq | Engenharia Elétrica. | pt_BR |
dc.title | Interconexões RF para o empilhamento 3D. | pt_BR |
dc.date.issued | 2010-04 | |
dc.description.abstract | The performances of the next generations of CMOS integrated circuits (technology 45 nm then 32 nm even 22 nm) will be mainly limited by the electric performances of the networks of interconnections. These interconnections introduce in a combined way some problems of delay and crosstalk during the transmission of the signals, and all the more than the density of integration of the components increases. Integration in three dimensions (3D) is a solution planned to limit the inconvenience associated to the traditional interconnections. It is under these conditions to achieve a stacking of multiple chips interconnected surface reduced it by vias. One of the other innovative solutions proposed to answer these problems consists in the wireless interconnections radio frequency (RF). This study consists to use integrated antennas to establish a wireless transmission inter chip in 3D stacking, and is focused mainly on the transmission of clock signals. | pt_BR |
dc.identifier.uri | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17376 | |
dc.date.accessioned | 2021-02-24T18:51:46Z | |
dc.date.available | 2021-02-24 | |
dc.date.available | 2021-02-24T18:51:46Z | |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.subject | Empilhamento 3D | pt_BR |
dc.subject | Interconexões 3D | pt_BR |
dc.subject | Radiofrequência - interconexões | pt_BR |
dc.subject | Antenas integradas - silício | pt_BR |
dc.subject | Modelagem eletromagnética | pt_BR |
dc.subject | Simulação eletromagnética | pt_BR |
dc.subject | Resistividade do silício - antenas | pt_BR |
dc.subject | Efeito de acoplamento - antenas | pt_BR |
dc.subject | Transmissão de um sinal quadrado | pt_BR |
dc.subject | Sinal quadrado - transmissão | pt_BR |
dc.subject | Redes de interconexões | pt_BR |
dc.subject | Circuitos integrados - interconexões | pt_BR |
dc.subject | Chips - empilhamento de múltiplos | pt_BR |
dc.subject | Sinais de clock | pt_BR |
dc.subject | Transmissão sem fio inter-chip | pt_BR |
dc.subject | 3D stacking | pt_BR |
dc.subject | 3D interconnections | pt_BR |
dc.subject | Radio frequency - interconnections | pt_BR |
dc.subject | Integrated antennas - silicon | pt_BR |
dc.subject | Electromagnetic modeling | pt_BR |
dc.subject | Electromagnetic simulation | pt_BR |
dc.subject | Silicon resistivity - antennas | pt_BR |
dc.subject | Coupling effect - antennas | pt_BR |
dc.subject | Transmission of a square signal | pt_BR |
dc.subject | Square sign - transmission | pt_BR |
dc.subject | Interconnection networks | pt_BR |
dc.subject | Integrated circuits - interconnections | pt_BR |
dc.subject | Chips - stacking multiple | pt_BR |
dc.subject | Clock signals | pt_BR |
dc.subject | Inter-chip wireless transmission | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.creator | GOMES, Luana de Vasconcelos. | |
dc.publisher | Universidade Federal de Campina Grande | pt_BR |
dc.language | por | pt_BR |
dc.title.alternative | RF interconnections for 3D stacking. | pt_BR |
dc.identifier.citation | GOMES, Luana de Vasconcelos. Interconexões RF para o empilhamento 3D. 2010. 64f. Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2010. Disponível em:http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17376 | pt_BR |
Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
LUANA DE VASCONCELOS GOMES - TCC ENG. ELÉTRICA 2010.pdf | Luana de Vasconcelos Gomes - TCC Engenharia Elétrica 2010. | 1.65 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.