Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17376
Full metadata record
DC FieldValueLanguage
dc.creator.IDGOMES, L. V.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/9663603094783048pt_BR
dc.contributor.advisor1FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1IDFREIRE, R. C. S.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/4016576596215504pt_BR
dc.description.resumoO desempenho das próximas gerações dos circuitos integrados (tecnologias 45 nm, 32 nm e 22 nm) será em grande parte limitada pelas performances elétricas das redes de interconexões. Estas interconexões introduzem nos circuitos integrados problemas como a diafonia e o atraso na transmissão dos sinais, que se agravam à medida que a densidade de integração dos componentes dos circuitos aumenta. A integração em três dimensões (3D) é uma solução alternativa para limitar as inconveniências associadas às interconexões convencionais. E sob estas condições busca-se realizar o empilhamento de múltiplos chips de área reduzida interconectados entre si através de via. Outra solução inovadora proposta para responder a estes problemas consiste nas interconexões de rádio freqüência (RF) sem fio. Estes estudos consistem em estudar a utilização de antenas integradas para estabelecer uma transmissão sem fio inter-chip para o empilhamento 3D. Focaliza-se principalmente sobre a transmissão dos sinais de clock.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleInterconexões RF para o empilhamento 3D.pt_BR
dc.date.issued2010-04
dc.description.abstractThe performances of the next generations of CMOS integrated circuits (technology 45 nm then 32 nm even 22 nm) will be mainly limited by the electric performances of the networks of interconnections. These interconnections introduce in a combined way some problems of delay and crosstalk during the transmission of the signals, and all the more than the density of integration of the components increases. Integration in three dimensions (3D) is a solution planned to limit the inconvenience associated to the traditional interconnections. It is under these conditions to achieve a stacking of multiple chips interconnected surface reduced it by vias. One of the other innovative solutions proposed to answer these problems consists in the wireless interconnections radio frequency (RF). This study consists to use integrated antennas to establish a wireless transmission inter chip in 3D stacking, and is focused mainly on the transmission of clock signals.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17376
dc.date.accessioned2021-02-24T18:51:46Z
dc.date.available2021-02-24
dc.date.available2021-02-24T18:51:46Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectEmpilhamento 3Dpt_BR
dc.subjectInterconexões 3Dpt_BR
dc.subjectRadiofrequência - interconexõespt_BR
dc.subjectAntenas integradas - silíciopt_BR
dc.subjectModelagem eletromagnéticapt_BR
dc.subjectSimulação eletromagnéticapt_BR
dc.subjectResistividade do silício - antenaspt_BR
dc.subjectEfeito de acoplamento - antenaspt_BR
dc.subjectTransmissão de um sinal quadradopt_BR
dc.subjectSinal quadrado - transmissãopt_BR
dc.subjectRedes de interconexõespt_BR
dc.subjectCircuitos integrados - interconexõespt_BR
dc.subjectChips - empilhamento de múltiplospt_BR
dc.subjectSinais de clockpt_BR
dc.subjectTransmissão sem fio inter-chippt_BR
dc.subject3D stackingpt_BR
dc.subject3D interconnectionspt_BR
dc.subjectRadio frequency - interconnectionspt_BR
dc.subjectIntegrated antennas - siliconpt_BR
dc.subjectElectromagnetic modelingpt_BR
dc.subjectElectromagnetic simulationpt_BR
dc.subjectSilicon resistivity - antennaspt_BR
dc.subjectCoupling effect - antennaspt_BR
dc.subjectTransmission of a square signalpt_BR
dc.subjectSquare sign - transmissionpt_BR
dc.subjectInterconnection networkspt_BR
dc.subjectIntegrated circuits - interconnectionspt_BR
dc.subjectChips - stacking multiplept_BR
dc.subjectClock signalspt_BR
dc.subjectInter-chip wireless transmissionpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorGOMES, Luana de Vasconcelos.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeRF interconnections for 3D stacking.pt_BR
dc.identifier.citationGOMES, Luana de Vasconcelos. Interconexões RF para o empilhamento 3D. 2010. 64f. Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2010. Disponível em:http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17376pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias

Files in This Item:
File Description SizeFormat 
LUANA DE VASCONCELOS GOMES - TCC ENG. ELÉTRICA 2010.pdfLuana de Vasconcelos Gomes - TCC Engenharia Elétrica 2010.1.65 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.