Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113| Title: | Projeto de leiaute de um amplificador operacional de dois estágios. |
| Other Titles: | Layout design of a two-stage operational amplifier. |
| ???metadata.dc.creator???: | ARAÚJO, Diego Buriti. |
| ???metadata.dc.contributor.advisor1???: | FREIRE, Raimundo Carlos Silvério. |
| Keywords: | Amplificador operacional CMOS;Layout - amplificador operacional;Cadence®;Virtuoso®;CMOS Operational Amplifier;Layout - operational amplifier;Cadence®;Virtuoso® |
| Issue Date: | Jul-2010 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | ARAÚJO, Diego Buriti. Projeto de leiaute de um amplificador operacional de dois estágios. 2010. 37f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2010. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113 |
| ???metadata.dc.description.resumo???: | A produção de circuitos integrados é um processo composto de várias etapas, desde a descrição da função a ser realizada pelo circuito, passando pela sua modelagem com componentes eletrônicos, simulações para verificações de resultados, implementação do leiaute (processo que define as disposições físicas dos componentes na pastilha de silício) e por fim, o empacotamento que será enviado para os testes. Este TCC teve como objetivo a implementação de um leiaute de um Amplificador Operacional CMOS de Dois Estágios de um determinado projeto [2], fazendo a utilização do Cadence® para a simulação do esquemático, para a criação do leiaute e para a extração de parasitas do mesmo. |
| Abstract: | The fabrication of integrated circuits is a complex process developed in some steps, since the description of the function to be realized by the circuit, passing through its casting with electrical components, simulations to verify the results, implementation of the circuit layout (which is the process that defines the physical positions of each component in the wafer), ending with the packaging and the tests. The main purpose of this work was the implementation of a layout of a Two Stage CMOS Operational Amplifier from a project [2], using the Cadence® tool to simulate the schematic, to implement the layout and to extract the parasites from the system. |
| Keywords: | Amplificador operacional CMOS Layout - amplificador operacional Cadence® Virtuoso® CMOS Operational Amplifier Layout - operational amplifier Cadence® Virtuoso® |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| DIEGO BURITI ARAÚJO - TCC ENG. ELÉTRICA 2010.pdf | Diego Buriti Araújo TCC ENG. ELÉTRICA 2010. | 1.18 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.