1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. CURSOS DE GRADUAÇÃO DO CEEI
  4. Curso de Bacharelado em Engenharia Elétrica
  5. Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113
Full metadata record
DC FieldValueLanguage
dc.creator.IDARAÚJO, D. B.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/4533756082631526pt_BR
dc.contributor.advisor1FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1IDFREIRE, R. C. S.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/4016576596215504pt_BR
dc.description.resumoA produção de circuitos integrados é um processo composto de várias etapas, desde a descrição da função a ser realizada pelo circuito, passando pela sua modelagem com componentes eletrônicos, simulações para verificações de resultados, implementação do leiaute (processo que define as disposições físicas dos componentes na pastilha de silício) e por fim, o empacotamento que será enviado para os testes. Este TCC teve como objetivo a implementação de um leiaute de um Amplificador Operacional CMOS de Dois Estágios de um determinado projeto [2], fazendo a utilização do Cadence® para a simulação do esquemático, para a criação do leiaute e para a extração de parasitas do mesmo.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleProjeto de leiaute de um amplificador operacional de dois estágios.pt_BR
dc.date.issued2010-07
dc.description.abstractThe fabrication of integrated circuits is a complex process developed in some steps, since the description of the function to be realized by the circuit, passing through its casting with electrical components, simulations to verify the results, implementation of the circuit layout (which is the process that defines the physical positions of each component in the wafer), ending with the packaging and the tests. The main purpose of this work was the implementation of a layout of a Two Stage CMOS Operational Amplifier from a project [2], using the Cadence® tool to simulate the schematic, to implement the layout and to extract the parasites from the system.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113
dc.date.accessioned2021-04-14T20:58:22Z
dc.date.available2021-04-14
dc.date.available2021-04-14T20:58:22Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectAmplificador operacional CMOSpt_BR
dc.subjectLayout - amplificador operacionalpt_BR
dc.subjectCadence®pt_BR
dc.subjectVirtuoso®pt_BR
dc.subjectCMOS Operational Amplifierpt_BR
dc.subjectLayout - operational amplifierpt_BR
dc.subjectCadence®pt_BR
dc.subjectVirtuoso®pt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorARAÚJO, Diego Buriti.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeLayout design of a two-stage operational amplifier.pt_BR
dc.identifier.citationARAÚJO, Diego Buriti. Projeto de leiaute de um amplificador operacional de dois estágios. 2010. 37f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2010. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias

Files in This Item:
File Description SizeFormat 
DIEGO BURITI ARAÚJO - TCC ENG. ELÉTRICA 2010.pdfDiego Buriti Araújo TCC ENG. ELÉTRICA 2010.1.18 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.