Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888| Title: | Design físico de um IP. |
| Other Titles: | Physical design of an IP. |
| ???metadata.dc.creator???: | MEDEIROS, João Lucas Peixoto. |
| ???metadata.dc.contributor.advisor1???: | SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
| ???metadata.dc.contributor.referee1???: | MORAIS, Marcos Ricardo Alcântara. |
| Keywords: | Design físico - chips;Chips;Floorplanning;Power planning;Circuitos integrados digitais;Implementação física de IPs;Back-end;Physical design - chips;Digital integrated circuits;Physical implementation of IPs;Backend |
| Issue Date: | 2018 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | MEDEIROS, João Lucas Peixoto. Design físico de um IP. 2018. 58f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888 |
| ???metadata.dc.description.resumo???: | O ciclo de projeto dos chips consiste em diferentes etapas consecutivas, desde a síntese de alto nível até a sua fabricação. O design físico é o processo de transformar uma descrição de circuito em layout físico, que descreve a posição das células e as rotas para as interconexões entre elas. Neste trabalho, será explicado em detalhes cada etapa do design físico, passando pelas etapas iniciais de planejamento, especificações, otimizações e verificação, e em seguida, resultados envolvendo a aplicação desse fluxo de projeto em um bloco digital. |
| Abstract: | The chip design cycle consists of different consecutive steps, from high-level synthesis to production. Physical design is the process of transforming a circuit description into the physical layout, which describes the position of the cells and the routes to the interconnections between them. In this work, each stage of the physical design will be explained in detail, going through the initial stages of planning, specifications, optimizations and verification, and then results involving the application of this design flow in a digital block. |
| Keywords: | Design físico - chips Chips Floorplanning Power planning Circuitos integrados digitais Implementação física de IPs Back-end Physical design - chips Digital integrated circuits Physical implementation of IPs Backend |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| JOÃO LUCAS PEIXOTO MEDEIROS - TCC ENG. ELÉTRICA 2018.pdf | João Lucas Peixoto Medeiros - TCC Eng. Elétrica 2018. | 4.63 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.