1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. CURSOS DE GRADUAÇÃO DO CEEI
  4. Curso de Bacharelado em Engenharia Elétrica
  5. Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
Full metadata record
DC FieldValueLanguage
dc.creator.IDNOBRE, S. B.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/8028799728984502pt_BR
dc.contributor.advisor1SANTOS JÚNIOR, Gutemberg Gonçalves dos.
dc.contributor.advisor1IDSANTOS JÚNIOR, G. G.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/0204301941083935pt_BR
dc.contributor.referee1MORAIS, Marcos Ricardo Alcântara.
dc.description.resumoO gerador de ambiente de veriĄcação de IPs é uma ferramenta que deve auxiliar veriĄcadores, de maneira a automatizar o processo de implementação de uma versão stub do ambiente. Este basei-se no uso de informações contidas em um arquivo e na determinação de um padrão a ser seguido para o stub do ambiente. O ambiente gerado possui um padrão comum e muito utilizado. A implementação deu-se utilizando a linguagem de alto nível Java.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleImplementação de um gerador de ambiente de verificação de IPs.pt_BR
dc.date.issued2018-12-25
dc.description.abstractThe IP veriĄcation environment generator is a tool that should aid veriĄers in order to automate the process of implementing a textit stub version of the environment. This is based on the use of information contained in a Ąle and on determining a pattern to be followed for the textit stub environment. The generated environment has a common and widely used standard and was implemented using the Java.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
dc.date.accessioned2021-05-20T20:31:40Z
dc.date.available2021-05-20
dc.date.available2021-05-20T20:31:40Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectVerificação de IPspt_BR
dc.subjectAmbiente de verificação de IPspt_BR
dc.subjectSystemverilogpt_BR
dc.subjectStub do ambientept_BR
dc.subjectGerador de ambiente de verificaçãopt_BR
dc.subjectVerifying IPspt_BR
dc.subjectIP verification environmentpt_BR
dc.subjectEnvironment Stubpt_BR
dc.subjectVerification environment generatorpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorNOBRE, Saul Borges.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeImplementation of an IP verification environment generator.pt_BR
dc.identifier.citationNOBRE, Saul Borges. Implementação de um gerador de ambiente de verificação de IPs. 2018. 66f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias

Files in This Item:
File Description SizeFormat 
SAUL BORGES NOBRE - TCC ENG. ELÉTRICA 2018.pdfSaul Borges Nobre - TCC Eng. Elétrica 2018.1.16 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.