1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. CURSOS DE GRADUAÇÃO DO CEEI
  4. Curso de Bacharelado em Engenharia Elétrica
  5. Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18975
Full metadata record
DC FieldValueLanguage
dc.creator.IDALENCAR, A. V.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/0848199094249449pt_BR
dc.contributor.advisor1SANTOS JÚNIOR, Gutemberg Gonçalves dos.
dc.contributor.advisor1IDSANTOS JÚNIOR, G. Gpt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/0204301941083935pt_BR
dc.description.resumoAtualmente, com o aumento da complexidade dos circuitos digitais e diminuição do tamanho das tecnologias, os circuitos digitais estão mais susceptíveis a faltas. Para obter mais praticidade para estimar, precisamente, a confiabilidade dos mesmos, devido a circuitos críticos (Os que compõem sistemas que a sua falha põe em risco vidas humanas), Assim, Está descrito neste documento uma ferramenta e uma forma de análise, dado isso, deve ser possível obter a netlist do circuito a ser analisado. A ferramenta foi descrita parte em SystemVerilog e parte em Python.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleFerramenta para análise de confiabilidade em circuitos digitais.pt_BR
dc.date.issued2019-12
dc.description.abstractCurrently, with the increase of the complexity of digital circuits and the decreasing size of transistor, the digital circuits are more susceptible to faults. To obtain more practicality in estimatation, precisely, of the reliability of them, due to critical circuits (circuits that compose systems that it‘s fault put lives in risk), thereby, It’s is described in this present document a tool and an analysis form, given that, with a given circuit netlist is possible to evaluate the realiability of the circuit. The tool was developed part with SystemVerilog and part with Python.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18975
dc.date.accessioned2021-05-21T19:04:24Z
dc.date.available2021-05-21
dc.date.available2021-05-21T19:04:24Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectAnálise de confiabilidade - circuitos digitaispt_BR
dc.subjectConfiabilidade em circuitos digitaispt_BR
dc.subjectCircuitos digitais - confiabilidadept_BR
dc.subjectSystem Verilogpt_BR
dc.subjectFaltas em circuitos digitaispt_BR
dc.subjectnetlistpt_BR
dc.subjectReliability analysis - digital circuitspt_BR
dc.subjectReliability in digital circuitspt_BR
dc.subjectDigital circuits - reliabilitypt_BR
dc.subjectSystem Verilogpt_BR
dc.subjectFaults in digital circuitspt_BR
dc.subjectnetlistpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorALENCAR, Allender Vilar de.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeTool for reliability analysis in digital circuits.pt_BR
dc.identifier.citationALENCAR, Allender Vilar de. Ferramenta para análise de confiabilidade em circuitos digitais. 2019. 76f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18975pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias

Files in This Item:
File Description SizeFormat 
ALLENDER VILAR DE ALENCAR - TCC ENG. ELÉTRICA 2019.pdfAllender Vilar de Alencar - TCC Eng. Elétrica 2019.801.13 kBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.