Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19018| Title: | Sistema de emulação para arquiteturas RISC-V. |
| Other Titles: | Emulation system for RISC-V architectures. |
| ???metadata.dc.creator???: | SILVA, Dimas Germano Brandão Soares. |
| ???metadata.dc.contributor.advisor1???: | SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
| Keywords: | Arquiteturas RISC-V;Sistema de emulação;Unidades centrais de processamento - arquiteturas;Emulação de CPU RISC-V;Sistemas embarcados;RISC-V Architectures;Emulation system;Central Processing Units - Architectures;RISC-V CPU emulation;Embedded systems |
| Issue Date: | Dec-2019 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | SILVA, Dimas Germano Brandão Soares Silva. Sistema de emulação para arquiteturas RISC-V. 2019. 39f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19018 |
| ???metadata.dc.description.resumo???: | O desenvolvimento de arquiteturas de unidades centrais de processamento é um trabalho de grande dificuldade, desde sua concepção até a implementação de seu hardware. Se faz necessário o conhecimento de diversas estruturas de sistemas digitais e como eles interagem entre si. Além disso, transicionar entre a fase de concepção e a fase de implementação física acarreta em mudanças imprevistas devido a limitações de funcionamento, que em muitos casos, apenas podem ser identificadas com análises práticas de seu funcionamento. Visando servir como um ponto de transição e um modulo de referência para o funcionamento de tais arquiteturas, um sistema de emulação foi desenvolvido para oferecer a possibilidade de testes práticos e debug, funcional e lógico, de forma antecipada. As arquiteturas desenvolvidas e estudadas ao longo desse projeto usam como base o conjunto de instruções RISC-V, escolhido por sua característica código aberto. |
| Abstract: | The development of central processing units is job with great hardships. From the conception phase to the hardware implementation. It requires knowledge of several digital systems structures and how they interact with each other. Besides that, the transition betwen conception phase and implementation phase surface several unpredictible changes due to functional limitations, that on most cases are only identifiable through practical functional analysis. Aiming to be a transition point and reference module to those architecture , an emulation system was developed to offer, ahead of time, practical tests, functional debug and logic dubug. All the architecture developed and studied throughout this project uses RISCV-V as their instruction set. The choice was made due to the open source characteristic. |
| Keywords: | Arquiteturas RISC-V Sistema de emulação Unidades centrais de processamento - arquiteturas Emulação de CPU RISC-V Sistemas embarcados RISC-V Architectures Emulation system Central Processing Units - Architectures RISC-V CPU emulation Embedded systems |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19018 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| DIMAS GERMANO BRANDÃO SOARES SILVA - TCC ENG. ELÉTRICA 2019.pdf | Dimas Germano Brandão Soares Silva - TCC Eng. Elétrica 2019. | 487.68 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.