Modelagem de um PUF em HDL para implementação em FPGA.

Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19027

Full metadata record

DC Field	Value	Language
dc.creator.ID	SOUSA, F. A. S. F.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/8052162317984431	pt_BR
dc.contributor.advisor1	SANTOS JÚNIOR, Gutemberg Gonçalves dos.
dc.contributor.advisor1ID	SANTOS JÚNIOR, G. G.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/0204301941083935	pt_BR
dc.description.resumo	Os investimentos em segurança de CI vem aumentando cada vez mais. A grande preocupação são os ataques cibernéticos que ocasionam grandes prejuízos financeiros e muitas vezes agravados com o roubo e a pirataria de IP. Uma forma de proteger os dispositivos é por meio da autenticação. Neste trabalho são apresentados o projeto e desenvolvimento de um Physical Unclonable Function em HDL, baseado no design de um circuito oscilador (Ring Oscillator), com o propósito de ser implementado em um módulo FPGA para demonstrar os ganhos relacionados a segurança do dispositivo.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Modelagem de um PUF em HDL para implementação em FPGA.	pt_BR
dc.date.issued	2019-10
dc.description.abstract	Investments in device security are increasing steadily. The major concern is cyber attacks that cause financial losses and often aggravated by IP piracy. One way to secure devices is through authentication. In this work we present the design and development of a Physical Unclonable Function in HDL, based on the design of a Ring Oscillator, with the purpose of being implemented in a FPGA to demonstrate the safety related gains of the device.	pt_BR
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19027
dc.date.accessioned	2021-05-25T19:57:53Z
dc.date.available	2021-05-25
dc.date.available	2021-05-25T19:57:53Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Modelagem de PUF em HDL	pt_BR
dc.subject	Segurança de hardware	pt_BR
dc.subject	Physical Unclonable Function	pt_BR
dc.subject	Segurança de sistemas embarcados	pt_BR
dc.subject	Ataque a sistemas	pt_BR
dc.subject	Arquitetura ring-Oscilator	pt_BR
dc.subject	Criptografia	pt_BR
dc.subject	Chave simétrica	pt_BR
dc.subject	Chave assimétrica	pt_BR
dc.subject	Modeling PUFF in HDL	pt_BR
dc.subject	Hardware security	pt_BR
dc.subject	Embedded systems security	pt_BR
dc.subject	Attack on systems	pt_BR
dc.subject	Ring-Oscilator Architecture	pt_BR
dc.subject	Cryptography	pt_BR
dc.subject	Symmetric key	pt_BR
dc.subject	Asymmetric key	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	SOUSA, Felipe Augusto Sodré Ferreira de.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Modeling of a PUF in HDL for implementation in FPGA.	pt_BR
dc.identifier.citation	SOUSA, Felipe Augusto Sodré Ferreira de. Modelagem de um PUF em HDL para implementação em FPGA. 2019. 44f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2019. Disponível em:http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19027	pt_BR
Appears in Collections:	Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias

Files in This Item:

File	Description	Size	Format
FELIPE AUGUSTO SODRÉ FERREIRA DE SOUSA - TCC ENG. ELÉTRICA 2019.pdf	Felipe Augusto Sodré Ferreira de Sousa - TCC Eng. Elétrica 2019.	736.64 kB	Adobe PDF	View/Open

Show simple item record