Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059| Title: | Implementação de gerador de Testbench UVM. |
| Other Titles: | Implementation of UVM Testbench generator. |
| ???metadata.dc.creator???: | ARRUDA, Lucas Eliseu Gonçalves de. |
| ???metadata.dc.contributor.advisor1???: | MORAIS, Marcos Ricardo Alcântara. |
| Keywords: | Gerador de Testbench UVM;Microeletrônica;Python;UVM - Universal Verification Methodology;Universal Verification Methodology;UVM Testbench Generator;Microelectronics |
| Issue Date: | 18-Nov-2019 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | ARRUDA, Lucas Eliseu Gonçalves de. Implementação de gerador de Testbench UVM. 2019. 52f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059 |
| ???metadata.dc.description.resumo???: | Pertencente a um ambiente com tempo de mercado restrito, a área da microeletrônica é constantemente desafiada para entrega de dispositivos nesses prazos limitados. Esse fato é ainda mais verdadeiro para o setor de verificação, que comumente ocupa 70% do tempo de projeto. Nesse contexto, o gerador de testbench UVM é desenvolvido como ferramenta de automatização para auxílio dos verificadores tanto no início de verificação de IPs quanto para realização de alterações de design. |
| Abstract: | Inserted in a restrict time-to-market environment, the microelectronics area is constantly challenged to deliver devices in this limited dedlines. This fact is even stronger for the verification sector, which usually accounts for 70% of the project duration. In this context, the UVM testbench generator is developed as an automation tool to help engineers on both IP verification kickoff and to account for design modifications. |
| Keywords: | Gerador de Testbench UVM Microeletrônica Python UVM - Universal Verification Methodology Universal Verification Methodology UVM Testbench Generator Microelectronics |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| LUCAS ELISEU GONÇALVES DE ARRUDA - TCC ENG. ELÉTRICA 2019.pdf | Lucas Eliseu Gonçalves de Arruda - TCC Eng. Elétrica 2019. | 998.69 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.