Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19115| Title: | Adaptação da arquitetura CVA6 RISC-V à extensão Bipmanit. |
| Other Titles: | Adaptation of the CVA6 RISC-V architecture to the Bipmanit extension. |
| ???metadata.dc.creator???: | QUEIROZ NETO, Abdias Aires de. |
| ???metadata.dc.contributor.advisor1???: | SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
| Keywords: | Arquitetura CVA6 RISC-V;Extensão Bitmanip;RISC-V Bitmanip;CVA6;Manipulação de bits;System Verilog;Processador bitmanip;CVA6 RISC-V Architecture;Bitmanip extension;Bit manipulation;Bitmanip processor |
| Issue Date: | Dec-2020 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | QUEIROZ NETO, Abdias Aires de. Adaptação da arquitetura CVA6 RISC-V à extensão Bitmanip. 2020. 24f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2020. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19115 |
| ???metadata.dc.description.resumo???: | Neste projeto, a arquitetura CVA6 RISC-V foi adaptada à extensão RISC-V Bitmanip. Uma nova unidade funcional foi construída a partir dos módulos de referência fornecidas pelo projeto RISC-V Bitmanip e inserida no estágio de execução do CVA6. Os estágios de decodificação e de leitura de operandos foram modificados para permitir o processamento do conjunto total de 103 instruções de manipulação de bits. |
| Abstract: | In this project, the CVA6 RISC-V architecture was adapted to the RISCV Bitmanip extension. A new functional unit was designed based on the reference modules provided by the RISC-V Bitmanip project and inserted in the execute stage of CVA6. The instruction-decode and issue stages were modified to allow processing of the total set of 103 bitmanip instructions. |
| Keywords: | Arquitetura CVA6 RISC-V Extensão Bitmanip RISC-V Bitmanip CVA6 Manipulação de bits System Verilog Processador bitmanip CVA6 RISC-V Architecture Bitmanip extension Bit manipulation Bitmanip processor |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19115 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| ABDIAS AIRES DE QUEIROZ NETO - TCC ENG. ELÉTRICA 2020.pdf | Abdias Aires de Queiroz Neto - TCC Eng. Elétrica 2020. | 448.17 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.