Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19640
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.creator.ID | ALVES, C. L. G. S. | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/6772737862620597 | pt_BR |
dc.contributor.advisor1 | MORAIS, Marcos Ricardo Alcântara. | |
dc.contributor.advisor1ID | MORAIS, M. R. A. | pt_BR |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/6425114303423453 | pt_BR |
dc.contributor.referee1 | SILVA, Jaidilson Jó da. | |
dc.contributor.referee1ID | SILVA, J. J. | pt_BR |
dc.description.resumo | Desenvolver atividades com relação à verificação de circuitos de alta complexidade, referente à implementação de um sistema de processamento digital de sinal em um circuito integrado para altas taxas de transmissão. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Centro de Engenharia Elétrica e Informática - CEEI | pt_BR |
dc.publisher.initials | UFCG | pt_BR |
dc.subject.cnpq | Engenharia Elétrica. | pt_BR |
dc.title | Estágio na Gerência de Microeletrônica de Redes Convergentes do CPqD. | pt_BR |
dc.date.issued | 2014-09 | |
dc.identifier.uri | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19640 | |
dc.date.accessioned | 2021-06-25T17:41:19Z | |
dc.date.available | 2021-06-25 | |
dc.date.available | 2021-06-25T17:41:19Z | |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.subject | Estágio em Engenharia Elétrica | pt_BR |
dc.subject | Centro de Pesquisa e Desenvolvimento em Telecomunicações - CPqD | pt_BR |
dc.subject | CPqD - Centro de Pesquisa e Desenvolvimento em Telecomunicações | pt_BR |
dc.subject | Processador Digital de Sinais | pt_BR |
dc.subject | Redes coerentes | pt_BR |
dc.subject | Verificação funcional | pt_BR |
dc.subject | Internship in Electrical Engineering | pt_BR |
dc.subject | Telecommunications Research and Development Center - CPqD | pt_BR |
dc.subject | CPqD - Telecommunications Research and Development Center | pt_BR |
dc.subject | Digital Signal Processor | pt_BR |
dc.subject | Coherent networks | pt_BR |
dc.subject | Functional verification | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.creator | ALVES, Caio Luiz Gomes de Sousa. | |
dc.publisher | Universidade Federal de Campina Grande | pt_BR |
dc.language | por | pt_BR |
dc.title.alternative | Internship in the Microelectronics Management of Converged Networks at CPqD. | pt_BR |
dc.identifier.citation | ALVES, Caio Luiz Gomes de Sousa. Estágio na Gerência de Microeletrônica de Redes Convergentes do CPqD. 2014. 22f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2014. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19640 | pt_BR |
Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
CAIO LUIZ GOMES DE SOUSA ALVES - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2014.pdf | Caio Luiz Gomes de Sousa Alves - Relatório de Estágio Eng. Elétrica 2014. | 310.49 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.