Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19663
Full metadata record
DC FieldValueLanguage
dc.creator.IDPIMENTEL FILHO, E. P. X.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/9779628722030523pt_BR
dc.contributor.advisor1GUERRA, Francisco das Chagas Fernandes.
dc.contributor.advisor1IDGUERRA, F. C. F.pt_BR
dc.contributor.referee1FERREIRA, Tarso Vilela.
dc.contributor.referee1IDFERREIRA, T. V.pt_BR
dc.description.resumoEste relatório de estágio integrado tem como objetivo fazer uma descrição, de maneira sucinta, das atividades desenvolvidas, experiências e aprendizados adquiridos durante o período na INTEREST Engenharia Ltda, desde o estudo de diagramas funcionais a atividade realizadas em campo. O trabalho esta organizado em cinco capítulos. O primeiro faz uma pequena descrição da empresa. O segundo faz um resumo sobre as atividades desenvolvidas no estágio. O terceiro contempla uma revisão de conhecimento essenciais para o desenvolvimento das atividades realizadas, descritas no capítulo quatro. O último capítulo contém as considerações finais.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleRelatório de estágio - Interest Engenharia LTDA.pt_BR
dc.date.issued2014-11
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19663
dc.date.accessioned2021-06-28T17:37:50Z
dc.date.available2021-06-28
dc.date.available2021-06-28T17:37:50Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectEstágio em Engenharia Elétricapt_BR
dc.subjectInterest Engenharia LTDApt_BR
dc.subjectSubestação elétricapt_BR
dc.subjectRelés digitaispt_BR
dc.subjectDesenhos funcionaispt_BR
dc.subjectDiagramas lógicospt_BR
dc.subjectPainéis de proteção - inspeçãopt_BR
dc.subjectInternship in Electrical Engineeringpt_BR
dc.subjectInterest Engenharia LTDApt_BR
dc.subjectElectrical substationpt_BR
dc.subjectDigital relayspt_BR
dc.subjectFunctional drawingspt_BR
dc.subjectLogic diagramspt_BR
dc.subjectProtection panels - inspectionpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorPIMENTEL FILHO, Eugenio Pachelle Xavier.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeInternship report - Interest Engenharia LTDA.pt_BR
dc.identifier.citationPIMENTEL FILHO, Eugenio Pachelle Xavier. Relatório de estágio - Interest Engenharia LTDA. 2014. 33f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2014. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19663pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio

Files in This Item:
File Description SizeFormat 
EUGENIO PACHELLE XAVIER PIMENTEL FILHO - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2014.pdfEugenio Pachelle xavier Pimentel Filho - Relatório de Estágio Eng. Elétrica 2014.822.56 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.