1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. CURSOS DE GRADUAÇÃO DO CEEI
  4. Curso de Bacharelado em Engenharia Elétrica
  5. Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19668
Full metadata record
DC FieldValueLanguage
dc.creator.IDASSIS, F. G.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/9046976071664654pt_BR
dc.contributor.advisor1MORAIS, Marcos Ricardo Alcântara.
dc.contributor.advisor1IDMORAIS, M. R. A.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/6425114303423453pt_BR
dc.contributor.referee1OLIVEIRA, Alexandre Cunha.
dc.description.resumoEste trabalho tem como intuito descrever as atividades realizadas no âmbito profissional durante o Estágio Integrado, como parte indispensável para a formação acadêmica em Engenharia Elétrica. O estágio foi realizado durante o período de 13/06/2013 a 11/04/2014 na Freescale Semicondutores do Brasil LTDA, precisamente no BSTC (Brazil Semiconductor Technological Center), com carga horária de 40 horas semanais e atendendo aos requisitos previstos na Resolução 01/2012 do Colegiado do Curso de Graduação de Engenharia Elétrica e em consonância com a Lei do Estágio (Lei 11.788/2008).pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleRelatório de estágio: modelagem eficiente em SystemC.pt_BR
dc.date.issued2014-04-25
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19668
dc.date.accessioned2021-06-28T18:12:25Z
dc.date.available2021-06-28
dc.date.available2021-06-28T18:12:25Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectEstágio em Engenharia Elétricapt_BR
dc.subjectFreescale Semicondutores do Brasil LTDApt_BR
dc.subjectBrazil Semiconductor Technolocal Centerpt_BR
dc.subjectModelagem eficiente em SystemCpt_BR
dc.subjectSystemC - modelagem eficientept_BR
dc.subjectVerificação de hardwarept_BR
dc.subjectModelagem baseada em transações - TLMpt_BR
dc.subjectEnhanced Time Processing Unit - TPUpt_BR
dc.subjectInternship in Electrical Engineeringpt_BR
dc.subjectEfficient modeling in SystemCpt_BR
dc.subjectSystemC - efficient modelingpt_BR
dc.subjectHardware checkpt_BR
dc.subjectTransaction Based Modeling - TLMpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorASSIS, Felipe Gonçalves.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeStage report: efficient modeling in SystemC.pt_BR
dc.identifier.citationASSIS, Felipe Gonçalves. Relatório de estágio: modelagem eficiente em SystemC. 2014. 27f. (Relatório de Estágio) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2014. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19668pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio

Files in This Item:
File Description SizeFormat 
FELIPE GONÇALVES ASSIS - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2014.pdfFelipe Gonçalves Assis - Relatório de Estágio Eng Elétrica 2014.317.43 kBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.