Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20078
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.creator.ID | OLIVEIRA, J. A. S. | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/8490163468507605 | pt_BR |
dc.contributor.advisor1 | SANTOS JÚNIOR, Gutemberg Gonçalves dos. | |
dc.contributor.advisor1ID | SANTOS JÚNIOR, G. G | pt_BR |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/0204301941083935 | pt_BR |
dc.contributor.referee1 | VITORINO, Montiê Alves. | |
dc.contributor.referee1ID | VITORINO, M. A. | pt_BR |
dc.description.resumo | Os chips de potência são usualmente conectados no interior dos módulos por fios denominados de wirebonds. Se esta tecnologia é utilisada quase universalmente, observa-se que ela limita as performances de novas gerações de componentes como aqueles de carbeto de silício, sendo estes mais rápidos que os componentes de silício. Sobre estes fios, incidem indutâncias parasitas elevadas que, por sua vez, causam sobretensões no momento de abertura dos transistores, aumentando sua perdas. A partir dos trabalhos de pesquisa realizados no Laboratório Ampère, estudos visam substituir estes fios por outros tipos de interconexões. Um caminho particularmente atrativo é a utilização de circuitos impressos flexíveis. Estes permitem realizar estruturas multicamadas, sendo menos indutivas. Além disso, permitem igualmente adicionar funções periféricas (circuito de comando, por exemplo) aos componentes de potência. Dessa forma, melhora-se ao mesmo tempo as performances elétricas do sistema e sua capacidade. Alguns trabalhos sobre a utilização de circuitos flexíveis já foram iniciados junto ao laboratório, sendo estes desenvolvidos com o uso de uma tecnologia de montagem própria. O tema do estágio visa melhorar certos pontos do processo de fabricação e conceber (além de fabricar) um protótipo do módulo de potência, bem como avaliar os elementos parasitas sobre o PCB flexível. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Centro de Engenharia Elétrica e Informática - CEEI | pt_BR |
dc.publisher.initials | UFCG | pt_BR |
dc.subject.cnpq | Engenharia Elétrica. | pt_BR |
dc.title | Relatório de estágio integrado: concepção e realização de um módulo de potência sobre substrato flexível. | pt_BR |
dc.date.issued | 2017-02-13 | |
dc.identifier.uri | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20078 | |
dc.date.accessioned | 2021-07-16T17:36:07Z | |
dc.date.available | 2021-07-16 | |
dc.date.available | 2021-07-16T17:36:07Z | |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.subject | Estágio em Engenharia Elétrica | pt_BR |
dc.subject | Laboratório Ampère | pt_BR |
dc.subject | Estágio na França | pt_BR |
dc.subject | INSA - Lyon França | pt_BR |
dc.subject | Estágio industrial | pt_BR |
dc.subject | Módulo de potência | pt_BR |
dc.subject | Encapsulamento | pt_BR |
dc.subject | Substrato flexível | pt_BR |
dc.subject | Elementos parasitas sobre PCB flexível | pt_BR |
dc.subject | Transistor MOSFET | pt_BR |
dc.subject | Transistor IGBT | pt_BR |
dc.subject | Circuito impresso - desenho | pt_BR |
dc.subject | Perdas parasitas | pt_BR |
dc.subject | Software LTSpice | pt_BR |
dc.subject | Modelagem de sistema | pt_BR |
dc.subject | Internship in Electrical Engineering | pt_BR |
dc.subject | Ampere Laboratory | pt_BR |
dc.subject | Internship in France | pt_BR |
dc.subject | INSA - Lyon France | pt_BR |
dc.subject | Industrial stage | pt_BR |
dc.subject | Power module | pt_BR |
dc.subject | Encapsulation | pt_BR |
dc.subject | Flexible substrate | pt_BR |
dc.subject | Parasitic elements on flexible PCB | pt_BR |
dc.subject | MOSFET transistor | pt_BR |
dc.subject | IGBT transistor | pt_BR |
dc.subject | Printed circuit - drawing | pt_BR |
dc.subject | Parasitic losses | pt_BR |
dc.subject | LTSpice software | pt_BR |
dc.subject | System modeling | pt_BR |
dc.subject | Stage en Génie Electrique | pt_BR |
dc.subject | Laboratoire Ampère | pt_BR |
dc.subject | Stage en France | pt_BR |
dc.subject | Stade industriel | pt_BR |
dc.subject | Module de puissance | pt_BR |
dc.subject | Encapsulation | pt_BR |
dc.subject | Substrat souple | pt_BR |
dc.subject | Eléments parasites sur PCB flexible | pt_BR |
dc.subject | Circuit imprimé - dessin | pt_BR |
dc.subject | Pertes parasitaires | pt_BR |
dc.subject | Logiciel LTSpice | pt_BR |
dc.subject | Modélisation du système | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.creator | OLIVEIRA, João André Soares de. | |
dc.publisher | Universidade Federal de Campina Grande | pt_BR |
dc.language | por | pt_BR |
dc.title.alternative | Integrated stage report: design and construction of a power module on a flexible substrate. | pt_BR |
dc.identifier.citation | OLIVEIRA, João André Soares de. Relatório de estágio integrado: concepção e realização de um módulo de potência sobre substrato flexível. 2017. 66f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2017. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20078 | pt_BR |
Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
JOÃO ANDRÉ SOARES DE OLIVEIRA - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2017.pdf | João André Soares de Oliveira - Relatório de Estágio Eng. Elétrica 2017. | 3.55 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.