Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20677
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.creator.ID | NOBRE, S. B. | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/8028799728984502 | pt_BR |
dc.contributor.advisor1 | SANTOS JÚNIOR, Gutemberg Gonçalves dos. | |
dc.contributor.advisor1ID | SANTOS JÚNIOR, G. G. | pt_BR |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/0204301941083935 | pt_BR |
dc.contributor.referee1 | MORAIS, Marcos Ricardo Alcântara. | |
dc.description.resumo | Neste relatório, descrevem-se as atividades que foram realizadas durante o período de estágio supervisionado na área de Microeletrônica da Idea!. O foco deste trabalho foi na verificação de blocos desenvolvidos pela empresa e na implementação de metodologias para um aumento na eficiência da verificação implantada na empresa. Para que isto fosse possível, foi necessário o entendimento do funcionamento de um Processador de Sinais Digitais (DSP) como um todo e um estudo mais profundo quanto à funcionalidade dos blocos verificados. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Centro de Engenharia Elétrica e Informática - CEEI | pt_BR |
dc.publisher.initials | UFCG | pt_BR |
dc.subject.cnpq | Engenharia Elétrica. | pt_BR |
dc.title | Estágio supervisionado na Idea! | pt_BR |
dc.date.issued | 2018-12-25 | |
dc.description.abstract | In this report, were discribed the activites performed during the internship at Idea!’ Microelectronics team. The main goal of this work was the verification of block that are been developing by Idea! and to increase the eficiency of the verfifcation team. To achieve that main goal, was necessary to understand the overall operation of a DSP used on an application of processing the signal from optical system and specialize on the knowledge of the funcitonality of the block that was verified. | pt_BR |
dc.identifier.uri | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20677 | |
dc.date.accessioned | 2021-08-18T20:02:27Z | |
dc.date.available | 2021-08-18 | |
dc.date.available | 2021-08-18T20:02:27Z | |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.subject | Estágio em Engenharia Elétrica | pt_BR |
dc.subject | Idea! | pt_BR |
dc.subject | Microeletrônica | pt_BR |
dc.subject | Sistemas ópticos coerentes | pt_BR |
dc.subject | Processador digital de sinais | pt_BR |
dc.subject | Internship in Electrical Engineering | pt_BR |
dc.subject | Microelectronics | pt_BR |
dc.subject | Coherent Optical Systems | pt_BR |
dc.subject | Digital signal processor | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.creator | NOBRE, Saul Borges. | |
dc.publisher | Universidade Federal de Campina Grande | pt_BR |
dc.language | por | pt_BR |
dc.title.alternative | Supervised Internship at Idea! | pt_BR |
dc.identifier.citation | NOBRE, Saul Borges. Estágio supervisionado na Idea! 2018. 29f. (Relatório de Estágio Supervisionado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20677 | pt_BR |
Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
SAUL BORGES NOBRE - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2018.pdf | Saul Borges Nobre - Relatório de Estágio Eng Elétrica 2018. | 479.75 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.