Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810| Title: | Estágio integrado na Idea! Electronic Systems. |
| Other Titles: | Internship integrated at Idea! Electronic Systems. |
| ???metadata.dc.creator???: | ARRUDA, Lucas Eliseu Gonçalves de. |
| ???metadata.dc.contributor.advisor1???: | MORAIS, Marcos Ricardo Alcântara. |
| ???metadata.dc.contributor.referee1???: | SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
| Keywords: | Estágio em Engenharia Elétrica;Idea! Electronic Systems;Comunicação óptica coerente;Sistemas ópticos coerentes;Verificação funcional;Transaction Level Modeling - TLM;Gerador de Testbench;Internship in Electrical Engineering;Idea! Electronic Systems;Coherent optical communication;Coherent Optical Systems;Functional verification;Transaction Level Modeling - TLM;Testbench Generator |
| Issue Date: | 18-Nov-2019 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | ARRUDA, Lucas Eliseu Gonçalves de. Estágio integrado na Idea! Electronic Systems. 2019. 29f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810 |
| ???metadata.dc.description.resumo???: | Este relatório tem como objetivo descrever as atividades desenvolvidas durante o período de Estágio Integrado realizado na empresa Idea! Electronic Systems do dia 07 de janeiro de 2019 a 14 de novembro de 2019 totalizando uma carga horária de 1880 horas. O estágio em questão foi realizado no setor de Microeletrônica da referida empresa, especificamente na área de verificação, na qual foram atribuídas ao estagiário as seguintes atividades: • Estudo e familiarização com o fluxo de referência da Idea! para projeto lógico dos circuitos digitais e estratégias de verificação; • Revisão dos principais artigos da área de sistemas ópticos com detecção coerente e algoritmos de processamento de sinais referentes aos blocos a serem verificados duranten o estágio; • Modelagem em ambiente SystemVerilog para validação funcional e estrutural dos algoritmos de DSP e protocolos a serem atribuídos ao aluno; • Estudo e teste dos modelos arquiteturais para validação funcional e estrutural; • Verificação dos circuitos digitais seguindo a linguagem de descrição de hardware de referência usado na empresa (SystemVerilog) em conjunção com a metodologia de verificação UVM; • Participação no desenvolvimento de um gerador de testbenchs UVM; Essas atividades foram desenvolvidas sob supervisão dos coordenadores da área de Verificação e Protocolo Marcelo Guedes e Carlos Castro e do diretor de Microeletrônica Jacklyn Dias Reis, sob orientação do professor doutor Marcos Ricardo Alcântara Morais. |
| Keywords: | Estágio em Engenharia Elétrica Idea! Electronic Systems Comunicação óptica coerente Sistemas ópticos coerentes Verificação funcional Transaction Level Modeling - TLM Gerador de Testbench Internship in Electrical Engineering Idea! Electronic Systems Coherent optical communication Coherent Optical Systems Functional verification Transaction Level Modeling - TLM Testbench Generator |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| LUCAS ELISEU GONÇALVES DE ARRUDA - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2019.pdf | Lucas Eliseu Gonçalves de Arruda - Relatório de Estágio Eng. Elétrica 2019. | 490.81 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.