1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. CURSOS DE GRADUAÇÃO DO CEEI
  4. Curso de Bacharelado em Engenharia Elétrica
  5. Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810
Full metadata record
DC FieldValueLanguage
dc.creator.IDARRUDA, L. E. G.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/2246036495266229pt_BR
dc.contributor.advisor1MORAIS, Marcos Ricardo Alcântara.
dc.contributor.advisor1IDMORAIS, M. R. A.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/6425114303423453pt_BR
dc.contributor.referee1SANTOS JÚNIOR, Gutemberg Gonçalves dos.
dc.contributor.referee1IDSANTOS JÚNIOR, G. G.pt_BR
dc.description.resumoEste relatório tem como objetivo descrever as atividades desenvolvidas durante o período de Estágio Integrado realizado na empresa Idea! Electronic Systems do dia 07 de janeiro de 2019 a 14 de novembro de 2019 totalizando uma carga horária de 1880 horas. O estágio em questão foi realizado no setor de Microeletrônica da referida empresa, especificamente na área de verificação, na qual foram atribuídas ao estagiário as seguintes atividades: • Estudo e familiarização com o fluxo de referência da Idea! para projeto lógico dos circuitos digitais e estratégias de verificação; • Revisão dos principais artigos da área de sistemas ópticos com detecção coerente e algoritmos de processamento de sinais referentes aos blocos a serem verificados duranten o estágio; • Modelagem em ambiente SystemVerilog para validação funcional e estrutural dos algoritmos de DSP e protocolos a serem atribuídos ao aluno; • Estudo e teste dos modelos arquiteturais para validação funcional e estrutural; • Verificação dos circuitos digitais seguindo a linguagem de descrição de hardware de referência usado na empresa (SystemVerilog) em conjunção com a metodologia de verificação UVM; • Participação no desenvolvimento de um gerador de testbenchs UVM; Essas atividades foram desenvolvidas sob supervisão dos coordenadores da área de Verificação e Protocolo Marcelo Guedes e Carlos Castro e do diretor de Microeletrônica Jacklyn Dias Reis, sob orientação do professor doutor Marcos Ricardo Alcântara Morais.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleEstágio integrado na Idea! Electronic Systems.pt_BR
dc.date.issued2019-11-18
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810
dc.date.accessioned2021-08-24T20:41:02Z
dc.date.available2021-08-24
dc.date.available2021-08-24T20:41:02Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectEstágio em Engenharia Elétricapt_BR
dc.subjectIdea! Electronic Systemspt_BR
dc.subjectComunicação óptica coerentept_BR
dc.subjectSistemas ópticos coerentespt_BR
dc.subjectVerificação funcionalpt_BR
dc.subjectTransaction Level Modeling - TLMpt_BR
dc.subjectGerador de Testbenchpt_BR
dc.subjectInternship in Electrical Engineeringpt_BR
dc.subjectIdea! Electronic Systemspt_BR
dc.subjectCoherent optical communicationpt_BR
dc.subjectCoherent Optical Systemspt_BR
dc.subjectFunctional verificationpt_BR
dc.subjectTransaction Level Modeling - TLMpt_BR
dc.subjectTestbench Generatorpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorARRUDA, Lucas Eliseu Gonçalves de.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeInternship integrated at Idea! Electronic Systems.pt_BR
dc.identifier.citationARRUDA, Lucas Eliseu Gonçalves de. Estágio integrado na Idea! Electronic Systems. 2019. 29f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20810pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio

Files in This Item:
File Description SizeFormat 
LUCAS ELISEU GONÇALVES DE ARRUDA - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2019.pdfLucas Eliseu Gonçalves de Arruda - Relatório de Estágio Eng. Elétrica 2019.490.81 kBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.