Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/21873
Full metadata record
DC FieldValueLanguage
dc.creator.IDBARBOSA JÚNIOR, I. S.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/8520822086555275pt_BR
dc.contributor.advisor1FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1IDFREIRE, R. C. S.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/4016576596215504pt_BR
dc.contributor.advisor2MARTINO, João Antonio
dc.contributor.advisor2IDMARTINO, J. A.pt_BR
dc.contributor.advisor2Latteshttp://lattes.cnpq.br/1029892667445223pt_BR
dc.contributor.referee1SERRES, Alexandre Jean René.
dc.contributor.referee1IDSERRES, A. J. R.pt_BR
dc.contributor.referee2ARAÚJO, Jalberth Fernandes de.
dc.contributor.referee2IDARAÚJO, J. F.pt_BR
dc.description.resumoO Amplificador de Ganho Programável é um circuito capaz de, convenientemente, ter seu ganho alterado de maneira a atender vários níveis de amplificação. O circuito apresentado neste trabalho foi construído para integrar o receptor de um sistema Bluetooth de Baixa Energia, o qual possui aplicações em Internet das Coisas, contemplando aplicações na área médica, por exemplo. A topologia proposta neste trabalho é constituída por um primeiro estágio com fonte degenerada, um segundo estágio com uma fonte-comum com carga resistiva e um circuito de interface com transcondutância melhorada para construir o amplificador, o qual possui ultra baixo consumo (< 104 μW) e ocupa uma área de 0,004 mm2. Cada saída diferencial do circuito foi carregada com 2 pF, valor estimado levando-se em consideração o carregamento imposto pelo bloco seguinte em uma arquitetura de receptor, isto é, um conversor analógico-digital. Projetado em tecnologia CMOS de 0,13 μm e com tensão de alimentação de 1 V, as simulações da vista extraída do circuito desenvolvido resultaram em consumo máximo de 103,1 μW, largura de banda mínima de 7,56 MHz, ruído máximo de 32,14 nV/!Hz e uma faixa de ganho de 2,56 - 19,69 dB, apresentando melhor desempenho quanto às características de ruído, faixa de ganho por estágio e área quando comparado à trabalhos recentes. A margem de fase do circuito foi de até 104,8◦, tendo sido não inferior a 49◦.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleProjeto de um amplificador de ganho programável para bluetooth de baixa energia em tecnologia CMOS de 0,13 μmpt_BR
dc.date.issued2020-03-10
dc.description.abstractThe Programmable Gain Amplifier is a circuit capable of conveniently changing its gain to address various levels of amplification. The circuit which design is described in this work is intended to be within the receiver sub-domain of a Bluetooth Low-Energy system, which finds applications on the Internet of Things industry, finding application on the healthcare field, for instance. The topology proposed in this work is built by combining a source degenerated first stage, a common-source with resistive load second stage, and a transconductance boosting circuit interface to realize an amplifier that has ultra low power consumption (< 104 μW) and occupies an area of 0,004 mm2. Each differential output of the circuit is loaded with 2 pF, value that is the estimated load taking into consideration the loading imposed for the following block of a receiver architecture, i.e. the Analog-to-Digital Converter. Designed in a CMOS 0,13 μm technology and with a supply voltage of 1 V, the simulations on the extracted view of the developed circuit have resulted in maximum power dissipation of 103.1 μW, minimum bandwidth of 7.56 MHz, noise of 32.14 nV/!Hz, and gain range of 2.56 - 19.69 dB, portraying a better performance respective to noise, gain range per stage and area when compared to recent works. The phase margin of the core circuit is no greater than 104.8◦ and no less than 49◦.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/21873
dc.date.accessioned2021-11-08T11:07:57Z
dc.date.available2021-11-08
dc.date.available2021-11-08T11:07:57Z
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectAmplificador de ganho programável - bluetoothpt_BR
dc.subjectBluetooth de baixa energiapt_BR
dc.subjectTecnologia CMOS de 0,13 μmpt_BR
dc.subjectComplementary metal oxide semiconductor - CMOSpt_BR
dc.subjectAmplificador diferencialpt_BR
dc.subjectRealimentação de modo comumpt_BR
dc.subjectAmplificador pseudo-diferencialpt_BR
dc.subjectProgrammable Gain Amplifier - bluetoothpt_BR
dc.subjectLow power bluetoothpt_BR
dc.subject0.13 µm CMOS technologypt_BR
dc.subjectComplementary metal oxide semiconductor - CMOSpt_BR
dc.subjectDifferential amplifierpt_BR
dc.subjectCommon Mode Feedbackpt_BR
dc.subjectPseudo-differential amplifierpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorBARBOSA JÚNIOR, Isaías de Sousa.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeDesign of a low power bluetooth programmable gain amplifier in 0.13 μm CMOS technologypt_BR
dc.identifier.citationBARBOSA JÚNIOR, Isaías de Sousa. Projeto de um amplificador de ganho programável para bluetooth de baixa energia em tecnologia CMOS de 0,13 μm. 2020. 78f. (Dissertação de Mestrado) Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2020. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/21873pt_BR
Appears in Collections:Mestrado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
ISAIAS DE SOUSA BARBOSA - DISSERTAÇÃO PPGEE 2020.pdfIsaías de Sousa Barbosa Júnior - Dissertação PPGEE 2020.2.59 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.