Scalable Web-Based FPGA Board simulator.

Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/24990

Title:	Scalable Web-Based FPGA Board simulator.
???metadata.dc.creator???:	LIMA, Ícaro Dantas de Araújo.
???metadata.dc.contributor.advisor1???:	MELCHER, Elmar Uwe Kurt.
???metadata.dc.contributor.referee1???:	SILVA, Thiago Emmanuel Pereira da Cunha.
???metadata.dc.contributor.referee2???:	MASSONI, Thiago Lima.
Keywords:	Simulador de placa FPGA;Código em systemverilog;Field-programable gate array - FPGA;Aprendizagem de HDLs;Linguagens de descrição de hardware - HDL;FPGA board simulator;Code in systemverilog;Field programmable gate array - FPGA;Learning HDLs;Hardware Description Languages - HDL
Issue Date:	20-Oct-2021
Publisher:	Universidade Federal de Campina Grande
Citation:	LIMA, Ícaro Dantas de Araújo. Scalable Web-Based FPGA Board Simulator. 2021. 10f. Trabalho de Conclusão de Curso (Artigo), Curso de Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2021. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/24990
???metadata.dc.description.resumo???:	Os métodos de aprendizagem de HDLs (linguagens de descrição de hardware) incluem principalmente a prática com placas reprogramáveis e simuladores. Os maiores obstáculos para o aprendizado são o custo dessas placas, a interface hostil desses simuladores e, às vezes, a tediosa configuração do ambiente, necessária até mesmo para executar uma única linha de código. Este trabalho apresenta um simulador de placa FPGA (field-programmable gate array) baseado em web. O sistema é composto por 2 componentes principais: um front-end e um back-end, seguindo uma arquitetura de micros-serviços. É possível escrever código em SystemVerilog e interagir com ele usando uma placa FPGA virtual, exigindo apenas um navegador e acesso à internet. As etapas envolvidas entre a submissão do código do usuário e a simulação, são duas conversões de código. Uma vez que essas conversões podem ser executadas em uma única tarefa, o sistema pode ser escalado horizontalmente. Graças aos eventos enviados pelo servidor e um emulador de console, o usuário pode ver tudo o que está acontecendo nessas tarefas em tempo real.
Abstract:	Methods of learning HDLs (hardware description languages)mainly include practice with reprogrammable boards and simulators. The biggest obstacles to learning are the cost of these cards, the unfriendly interface of these simulators, and sometimes the tedious environment setup needed even to run a single line of code. This work presents a web-based FPGA (field-programmable gate array) board simulator. The system is composed of 2 main components: a front-end and a back-end, following a microservices architecture. It is possible to write code in SystemVerilog and interact with it using a virtual FPGA board, requiring only a browser and internet access. The steps involved between the user code input and the simulation are two code conversions. Since these conversions can run on a one-shot task, the system can be scaled horizontally. Thanks to server-sent events and a console emulator, the user can see everything happening on these tasks in real-time.
Keywords:	Simulador de placa FPGA Código em systemverilog Field-programable gate array - FPGA Aprendizagem de HDLs Linguagens de descrição de hardware - HDL FPGA board simulator Code in systemverilog Field programmable gate array - FPGA Learning HDLs Hardware Description Languages - HDL
???metadata.dc.subject.cnpq???:	Ciência da Computação
URI:	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/24990
Appears in Collections:	Trabalho de Conclusão de Curso - Artigo - Ciência da Computação

Files in This Item:

File	Description	Size	Format
ÍCARO DANTAS DE ARAÚJO LIMA - TCC ARTIGO CIÊNCIA DA COMPUTAÇÃO 2021.pdf	Ícaro Dantas de Araújo de Lima - TCC Artigo Ciência da Computação CEEI 2021	680.91 kB	Adobe PDF	View/Open

Show full item record