1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
  4. Mestrado em Engenharia Elétrica.
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3132
Full metadata record
DC FieldValueLanguage
dc.creator.IDBASTOS, W. A.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/9251558070735476-
dc.contributor.advisor1PERKUSICH, Angelo.-
dc.contributor.advisor1IDPERKUSICH, A.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/9439858291700830pt_BR
dc.contributor.referee1LIMA, Antonio Marcos Nogueira.-
dc.contributor.referee2BARROSO, Giovani Cordeiro.-
dc.description.resumoAs redes de Petri têm sido amplamente empregadas para modelagem, análise e controle de sistemas a eventos discretos. Atualmente muitos autores têm empregado a teoria de controle supervisório em conjunto com as redes de Petri, com o objetivo de buscar uma solução para a síntese de supervisores para sistemas a eventos discretos. Algumas destas abordagens solucionam o problema da síntese de supervisores, no entanto, enfrentam o problema da explosão de estados. Este trabalho introduz um algoritmo de síntese de supervisor para sistemas a eventos discretos, que baseia-se na verificação simbólica de modelos. O Algoritmo é validado através da utilização de duas ferramentas computacionais o PEP (Pragramming Enviroment based Petri Nets) e SMV (Simbolic Model Verifier). A verificação de modelo é realizada com base na redução da representação do espaço de estado através de Diagrama de Decisão Binário Ordenado (OBDD), que possibilita uma representação muito compacta de espaços de estados definidas por expressões booleanas. Neste trabalho os casos estudados são sistemas de produção.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICApt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétrica.pt_BR
dc.titleSíntese de supervisores através de verificação de modelo.pt_BR
dc.date.issued1999-05-10-
dc.description.abstractPetri nets have been extensively used to the modeling, analysis and control of discrete event systems. Nowadays different researchers use supervisory control theory together with aiming at the synthesis of supervisors for discrete event systems. Many approaches have been proposed in order to solve the synthesis problem, but all them face the problem of state explosion. This work introduces an algorithm to the synthesis of the supervisor for discrete event systems based on symbolic model checking. The introduced algorithm is validated using two different computational tools, namely PEP (Pragramming Enviroment based Petri Nets) and SMV (Simbolic Model Verifier). Model checking is carried on based on a Ordered Binary Decision Diagrams, that allow a compact representation of the state space based on boolean expressions. Also, in this work we apply the algorithm to two different production systems examples.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3132-
dc.date.accessioned2019-03-14T12:05:56Z-
dc.date.available2019-03-14-
dc.date.available2019-03-14T12:05:56Z-
dc.typeDissertaçãopt_BR
dc.subjectRedes de Petript_BR
dc.subjectTeoria de controle supervisóriopt_BR
dc.subjectSíntese de supervisores - sistemaspt_BR
dc.subjectExplosão de estados - sistemaspt_BR
dc.subjectSistemas a eventos discretospt_BR
dc.subjectVerificação simbólica de modelos - sistemaspt_BR
dc.subjectPragramming Enviroment based Petri Nets) - PEPpt_BR
dc.subjectSimbolic Model Verifier) - SMVpt_BR
dc.subjectDiagrama de Decisão Binário Ordenado - OBDDpt_BR
dc.subjectSupervisor for discrete event systemspt_BR
dc.subjectSymbolic model checkingpt_BR
dc.subjectSupervisory control theorypt_BR
dc.subjectPetri netspt_BR
dc.subjectModelagem de bufferspt_BR
dc.subjectAlgoritmo de verificação de modelospt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorBASTOS, Wellington de Araújo.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeSynthesis of supervisors through model verification.pt_BR
dc.identifier.citationBASTOS, Wellington de Araújo. Síntese de supervisores através de verificação de modelo. 1999. 108f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia , Universidade Federal da Paraíba - Campus II - Campina Grande – Brasil, 1999.pt_BR
Appears in Collections:Mestrado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
WELLINGTON DE ARAÚJO BASTOS - DISSERTAÇÃO PPGEE 1999.pdfWellington de Araújo Bastos - Dissertação PPGEE 199910.55 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.