Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3192
Title: Uma arquitetura autotestável para circuitos digitais baseada no algoritmo de Berlk Amp-Massey e em sistemas imunológicos artificiais.
Other Titles: An auto-testable architecture for digital circuits based on the Berlk Amp-Massey algorithm and artificial immune systems.
???metadata.dc.creator???: SOUZA, Cleonilson Protásio de.
???metadata.dc.contributor.advisor1???: ASSIS, Francisco Marcos de.
???metadata.dc.contributor.advisor2???: FREIRE, Raimundo Carlos Silvério.
???metadata.dc.contributor.referee1???: CALÔBA, Luiz Pereira.
???metadata.dc.contributor.referee2???: PIMENTEL, Cecílio José Lins.
???metadata.dc.contributor.referee3???: CATUNDA, Sebastian Yuri Cavalcanti.
???metadata.dc.contributor.referee4???: MELCHERM, Elmar Uwe Kurt.
???metadata.dc.contributor.referee5???: ALBERT, Bruno Barbosa.
Keywords: Circuitos Digitais.;Testes de Circuitos.;Inteligência Artificial.;Digital Circuits.;Circuit Tests.;Artificial intelligence.
Issue Date: 5-Dec-2005
Publisher: Universidade Federal de Campina Grande
Citation: SOUZA, Cleonilson Protásio de. Uma arquitetura auto testável para circuitos digitais baseada no algoritmo de Berlekamp-Massey e em sistemas imunológicos artificiais. 2005. 124f. Tese (Doutorado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2005.
???metadata.dc.description.resumo???: Atualmente, o custo de se testar um circuito integrado é estimado em aproximadamente 25% do custo total de sua produção e é previsto que, em 2015, esse custo atingirá 50%. Esse custo é relacionado diretamente aos custos do uso de equipamentos de teste automático. Tais equipamentos são extremamente caros e, com o avanço na tecnologia de fabricação de circuitos integrados e com o aumento da velocidade de operação desses, estão se tornando inexatos na detecção de circuitos falhos. Uma alternativa bastante promissora na redução de custos de teses e desenvolvimento de circuitos integrados autotestáveis que são rapidamente se tornando uma técnica de teste amplamente utilizada utilizada na indústria para testes de circuitos VLSI. Os principais componentes nessas arquiteturas autotestáveis são os geradores de testes e os analisadores de respostas que realizam a geração de testes e a análise das respostas de circuito a esses teses no próprio circuito a esses testes no próprio circuito integrado, respectivamente. O objetivo principal desta tese é apresentar um esquema completo de uma arquitetura autotestável propondo um noco esquema de um gerador de testes e de um analisador de respostas. O gerador de testes proposto é baseado principalmente no algorítimo de Berlekamp-Massey e em um processo de otimização baseado em algorítimo genético. Tal gerador é totalmente baseado na arquitetura de um registrador de deslocamento com realimentação linear (LFSR), da expressão em inglês, Linear Feedback Shift Register) e é capaz de gerar tanto testes determinísticos, que detectam as falhas de difícil detecção do circuito, quanto testes pseudo-aleatórios, que detectam as falhas restantes. No que se refere ao analisador de respostas proposto, propõe-se um esquema baseado no sistema imunológico humano. No projeto desse esquema é utilizado o algorítimo de seleção negativa inspirado nesse sistema. Tal processo de seleção negativa proporciona ao corpo a capacidade de discriminação entre células próprias e células estranhas a ele. Dessa inspiração, é proposto um analisador de respostas capaz de detectar se o primeiro circuito está com ou sem falha. Utilizando os métodos de desenvolvimento do gerador de testes e do analisador de respostas propostos, alguns resultados de simulações, que demostram a eficiências dos métodos, são mostrados utilizando-se os circuitos de verificação de desempenho nos padrões ISCAS85 e ISCAS89.
Abstract: Currently, the cost of testing an integrated circuit is estimated at approximately 25% of the total cost of its production and it is predicted that by 2015 this cost will reach 50%. This cost is directly related to the costs of using automatic test equipment. Such equipment is extremely expensive and with the advancement in integrated circuit manufacturing technology and the increased operation speed of these circuits are becoming inaccurate in the detection of faulty circuits. A very promising alternative in reducing theses costs and developing self-testing integrated circuits that are rapidly becoming a widely used test technique used in the industry for testing VLSI circuits. The main components in these self-testable architectures are the test generators and the response analyzers that perform the generation of tests and the analysis of the circuit responses to these theses in the circuit itself to those tests in the integrated circuit itself, respectively. The main objective of this thesis is to present a complete scheme of an autotestable architecture proposing a noco scheme of a test generator and an answer analyzer. The proposed test generator is based primarily on the Berlekamp-Massey algorithm and on a genetic algorithm-based optimization process. This generator is totally based on the architecture of a Linear Feedback Shift Register (LFSR) and is capable of generating both deterministic tests, which detect the circuit's difficult detection failures, and tests pseudo-random, which detect the remaining faults. With regard to the proposed response analyzer, a scheme based on the human immune system is proposed. In the design of this scheme is used the negative selection algorithm inspired by this system. Such a negative selection process gives the body the ability to discriminate between its own cells and cells foreign to it. From this inspiration, a response analyzer capable of detecting whether or not the first circuit is faulted or not is proposed. Using the development methods of the test generator and the proposed response analyzer, some simulation results, which demonstrate the method efficiencies, are shown using the ISCAS85 and ISCAS89 performance verification circuits.
Keywords: Circuitos Digitais.
Testes de Circuitos.
Inteligência Artificial.
Digital Circuits.
Circuit Tests.
Artificial intelligence.
???metadata.dc.subject.cnpq???: Engenharia Elétrica.
URI: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3192
Appears in Collections:Doutorado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
CLEONILSON PROTÁSIO DE SOUZA - TESE PPGEE 2005..pdfCleonilson Protásio de Souza - Tese de Doutorado PPGEE 2005. 2.76 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.