Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3287
Title: Um fluxo de prototipagem rápida em FPGA para algoritmos de processamento de vídeo.
Other Titles: A fast FPGA prototyping stream for video processing algorithms.
???metadata.dc.creator???: ZURITA, Marcos Eduardo do Prado Villarroel.
???metadata.dc.contributor.advisor1???: FREIRE, Raimundo Carlos Silvério.
???metadata.dc.contributor.referee1???: MELCHER, Elmar Uwe Kurt.
???metadata.dc.contributor.referee2???: BOURGUET, Vincent Patrick Marie.
Keywords: Fluxo de Projeto.;Síntese de Alto Nível.;Processamento de Vídeos.;FPGA.;Project Flow.;High Level Synthesis.;Video Processing.
Issue Date: Jun-2009
Publisher: Universidade Federal de Campina Grande
Citation: ZURITA, Marcus Eduardo Villarroel. Um fluxo de prototipagem rápida em FPGA para algoritmos de processamento de vídeo. 2009. 118f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2009.
???metadata.dc.description.resumo???: Assim como a complexidade dos sistemas digitais tem avançado continuamente ao longo dos anos, a dos dispositivos de lógica programável tem seguido o mesmo ritmo. Os FPGAs contêm atualmente milhões de portas e suas freqüências de operação podem chegar a 600 MHz. Isso os torna capazes de serem utilizados até mesmo na codificação e decodificação de vídeo em tempo real. Ao mesmo tempo, as constantes reduções no custo desses dispositivos aliado ao reduzido tempo de prototipagem em relação ao ASIC equivalente, tornam essa tecnologia FPGA atrativa para prototipagem de sistemas VLSI, auxiliando projetistas a melhor ajustarem e validarem soluções antes da sua fabricação em ASIC, ou mesmo as empregando como solução final para o mercado. Contudo, a complexidade dos sistemas digitais parece aumentar mais rapidamente do que o avanço das técnicas e ferramentas de projeto baseadas em RTL, criando um caminho tortuoso entre a modelagem do sistema (geralmente, um algoritmo C++) e o protótipo final. Este trabalho propõe um fluxo alternativo de projeto para acelerar a prototipagem em FPGA de algoritmos de processamento de vídeo. Baseada nas recentes ferramentas de síntese de alto nível (HLS) disponíveis no mercado, a metodologia estabelece regras gerais para orientar o projetista a implementar em FPGA sistemas descritos em C ou C++, com esforços e tempo de desenvolvimento reduzidos, atingindo ainda assim resultados minimamente satisfatórios. Um estudo de caso utilizando a metodologia proposta é apresentado ao final desse documento, discutindo as dificuldades encontradas e apresentando os resultados práticos obtidos na sua implementação. Como contribuição principal deste trabalho pode-se citar a avaliação da síntese de alto nível no desenvolvimento de sistemas de processamento de vídeo. Os estudos e resultados obtidos indicam um notável avanço das ferramentas de síntese de alto nível atualmente disponíveis no mercado, o que já as torna capazes de serem empregadas no desenvolvimento de sistemas complexos e exigentes, como os sistemas de processamento de vídeo. Adicionalmente, o Catapult, ferramenta de síntese utilizada no fluxo proposto, mostra-se hoje entre as mais poderosas do mercado, sendo adotada por multinacionais como a Panasonic, Siemens, STMicroelectronics, Nokia e a Alcatel. Apesar disso, nenhuma licença desse programa está atualmente atribuída ao Brasil. Desta forma, o trabalho aqui apresentado também contribui fornecendo à academia informações e avaliações independentes sobre esse utilitário.
Abstract: Following the constant increasing complexity of SoC devices, programmable logic devices as FPGA’s now contain millions of logic gates and can operate at speeds close to 600 MHz, enabling their use even for real time video coding and decoding. This increasing of capacity combined with fast prototyping time and relative low-cost for short production cycles makes FPGA’s a very attractive technology for systems validation or even as final market solution. However, the complexity of digital systems seems to increase faster than the advance of design techniques and tools based on RTL, creating a very tortuous path from the system modeling (usually a C++ algorithm) to the final prototype. This document proposes an alternative methodology for accelerating the FPGA prototyping of video processing subsystems for demonstrative purposes. Based on a High-Level Synthesis (HLS) design tool, the alternative design flow establishes the general rules to guide the designer from an algorithm system level C description to its FPGA prototyping, keeping satisfactory results with a minimal effort and development time. A case study using the proposed methodology is presented at the end of this document, discussing the difficulties encountered and showing the practical results obtained during its implementation. As a main contribution of this work we can cite the evaluation of high-level synthesis for the development of video processing systems. The studies and obtained results indicates a remarkable progress of high-level synthesis tools currently available on the market, which already makes them capable of being employed in the development of complex systems, as video processing systems. Additionally, the Catapult, the employed synthesis tool in the proposed flow, is now the most powerful synthesis tool on the market, being used by huge companies such as Panasonic, Siemens, STMicroelectronics, Nokia and Alcatel. Nevertheless, no Catapult licensing is currently assigned to Brazil. Thus, the presented work also contributes providing information and independent evaluations about its utility to the academy.
Keywords: Fluxo de Projeto.
Síntese de Alto Nível.
Processamento de Vídeos.
FPGA.
Project Flow.
High Level Synthesis.
Video Processing.
???metadata.dc.subject.cnpq???: Engenharia Elétrica.
URI: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3287
Appears in Collections:Mestrado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
MARCUS EDUARDO VILLARROEL ZURITA - DISSERTAÇÃO PPGEE 2009.pdfMarcus Eduardo Villarroel Zurita - Dissertação PPGEE 2009866.05 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.