Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/34822
Full metadata record
DC FieldValueLanguage
dc.creator.IDGOMES, J. P. M.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/0873370884714415pt_BR
dc.contributor.advisor1SANTOS JÚNIOR, Gutemberg Gonçalves dos.-
dc.contributor.advisor1IDSANTOS JÚNIOR, Gutemberg Gonçalves dospt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/0204301941083935pt_BR
dc.contributor.referee1MORAIS, Marcos Ricardo Alcântara de.-
dc.contributor.referee1IDMORAIS, M. R. A.pt_BR
dc.contributor.referee1Latteshttp://lattes.cnpq.br/6425114303423453pt_BR
dc.description.resumoA grande maioria dos circuitos integrados existentes atualmente são compostos por partes analógicas e partes digitais, caracterizando o que é denominado de design AMS. Entretanto, não existe ainda um padrão definido sobre a melhor forma de se verificar tais designs, com cada empresa tendo sua própria solução para o problema. Com isso, foi feita durante esse trabalho uma investigação e implementação de um ambiente UVM que consiga lidar com circuitos mistos, com base principalmente nos trabalhos em desenvolvimento do grupo de trabalho UVM-AMS que busca desenvolver um padrão universal de verificação para tais circuitos. O ambiente foi concebido através de uma abordagem que se aproxima bastante do exposto pelo grupo e que consegue lidar com diferentes formatos de designs mistos, demonstrando sua funcionalidade e potencial aplicação na indústria.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétricapt_BR
dc.titleRelatório de Estágio Supervisionado: Laboratório de Sistemas Embarcados e Computação Pervasiva-Embedded.pt_BR
dc.date.issued2023-11-16-
dc.description.abstractThe vast majority of currently existing integrated circuits are composed of analog and digital parts, featuring what is called AMS design. Therefore, there is still no deĄned standard on the best way to verify such designs, with each company having its own solution to the problem. With this, during this work, an UVM environment was investigated and implemented so it can deal with mixed circuits, based mainly on the work in development of the UVM-AMS working group that is developing a universal veriĄcation standard for such circuits. A environment was conceived through an approach that closely aligns with what the group presented and manages different formats of mixed designs, demonstrating its functionality and potential application in the industry.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/34822-
dc.date.accessioned2024-02-27T23:11:32Z-
dc.date.available2024-02-27-
dc.date.available2024-02-27T23:11:32Z-
dc.typeTrabalho de Conclusão de Cursopt_BR
dc.subjectAMSpt_BR
dc.subjectCircuitos Mistospt_BR
dc.subjectVerificaçãopt_BR
dc.subjectSystem Verilogpt_BR
dc.subjectUVMpt_BR
dc.subjectMixed Circuitspt_BR
dc.subjectVerificationpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorGOMES, João Pedro Melquiades.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeSupervised Internship Report: Embedded Systems and Pervasive Computing Laboratory-Embedded.pt_BR
dc.identifier.citationGOMES, João Pedro Melquiades. Relatório de Estágio Supervisionado: Laboratório de Sistemas Embarcados e Computação Pervasiva-Embedded. 2023. 48 f. Relatório de Estágio (Bacharelado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática, Campina Grande, Paraíba, Brasil, 2023.pt_BR
Appears in Collections:Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio

Files in This Item:
File Description SizeFormat 
JOÃO PEDRO MELQUIADES GOMES-RELATÓRIO DE ESTÁGIO-CEEI-ENGENHARIA ELÉTRICA (2023).pdf2.41 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.