Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3682| Title: | Verificação automática de programas a partir da monitoração de múltiplas execuções de código. |
| Other Titles: | Automatic checking of programs by monitoring multiple code runs. |
| ???metadata.dc.creator???: | VASCONCELOS, Genildo de Moura. |
| ???metadata.dc.contributor.advisor1???: | PERKUSICH, Angelo. |
| ???metadata.dc.contributor.advisor2???: | SILVA, Leandro Dias da. |
| ???metadata.dc.contributor.referee1???: | LIMA, Antonio Marcus Nogueira. |
| ???metadata.dc.contributor.referee2???: | GORGÔNIO, Kyller Costa. |
| Issue Date: | Mar-2012 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | VASCONCELOS, Genildo de Moura. Verificação automática de programas a partir da monitoração de múltiplas execuções de código. 2012. 61f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2012. |
| ???metadata.dc.description.resumo???: | 0 objetivo neste trabalho é apresentar um método para a verificação de programas a partir de modelos gerados com a análise de múltiplos traços de execuções do código. Para tanto, o programa a ser verificado deverá ser instrumentado para que ocorra a coleta dos traços das execuções em um arquivo de log. A partir desse arquivo, um algoritmo é aplicado para a obtenção de um modelo reduzido do programa. Esse modelo será então confrontado com a especificação do produto por meio de um verificador de modelos para a detecção de contra-exemplos da especificação. Os contra-exemplos detectados representam erros presentes no código fonte do programa implementado. Estes erros deverão ser corrigidos c as etapas repetidas para uma nova verificação. A validação desse método de verificação automática de programas é apresentado em um estudo de caso. |
| Abstract: | The objective in this work is to present a method for verifying programs using models generated with the analysis of multiple execution traces. The program to be checked should be instrumented to obtain the traces information and recording in a log file. Using this hie, an algorithm is applied to obtain a reduced program model. This model is then confronted with the product specification through a model checker to detect counterexamples of the specification. The counter-examples detected are caused due source code errors of the program implemented. These erros should be corrected and steps repeated to re-check the specification. The validation of this method for automatic formal verification of software system is presented as a case study. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3682 |
| Appears in Collections: | Mestrado em Engenharia Elétrica. |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| GENILDO DE MOURA VASCONCELOS - DISSERTAÇÃO PPGEE 2012.pdf | Genildo de Moura Vasconcelos - Dissertação PPGEE 2012 | 11.56 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.