1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
  4. Mestrado em Engenharia Elétrica.
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3682
Full metadata record
DC FieldValueLanguage
dc.creator.IDVASCONCELOS, G. M.pt_BR
dc.creator.Latteshttp://lattes.cnpq.br/9015211624221688pt_BR
dc.contributor.advisor1PERKUSICH, Angelo.-
dc.contributor.advisor1IDPERKUSICH, A.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/9439858291700830pt_BR
dc.contributor.advisor2SILVA, Leandro Dias da.-
dc.contributor.advisor2IDSILVA, L. D.pt_BR
dc.contributor.advisor2Latteshttp://lattes.cnpq.br/7856968264410259pt_BR
dc.contributor.referee1LIMA, Antonio Marcus Nogueira.-
dc.contributor.referee2GORGÔNIO, Kyller Costa.-
dc.description.resumo0 objetivo neste trabalho é apresentar um método para a verificação de programas a partir de modelos gerados com a análise de múltiplos traços de execuções do código. Para tanto, o programa a ser verificado deverá ser instrumentado para que ocorra a coleta dos traços das execuções em um arquivo de log. A partir desse arquivo, um algoritmo é aplicado para a obtenção de um modelo reduzido do programa. Esse modelo será então confrontado com a especificação do produto por meio de um verificador de modelos para a detecção de contra-exemplos da especificação. Os contra-exemplos detectados representam erros presentes no código fonte do programa implementado. Estes erros deverão ser corrigidos c as etapas repetidas para uma nova verificação. A validação desse método de verificação automática de programas é apresentado em um estudo de caso.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICApt_BR
dc.publisher.initialsUFCGpt_BR
dc.titleVerificação automática de programas a partir da monitoração de múltiplas execuções de código.pt_BR
dc.date.issued2012-03-
dc.description.abstractThe objective in this work is to present a method for verifying programs using models generated with the analysis of multiple execution traces. The program to be checked should be instrumented to obtain the traces information and recording in a log file. Using this hie, an algorithm is applied to obtain a reduced program model. This model is then confronted with the product specification through a model checker to detect counterexamples of the specification. The counter-examples detected are caused due source code errors of the program implemented. These erros should be corrected and steps repeated to re-check the specification. The validation of this method for automatic formal verification of software system is presented as a case study.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3682-
dc.date.accessioned2019-05-07T10:09:44Z-
dc.date.available2019-05-07-
dc.date.available2019-05-07T10:09:44Z-
dc.typeDissertaçãopt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorVASCONCELOS, Genildo de Moura.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeAutomatic checking of programs by monitoring multiple code runs.pt_BR
dc.identifier.citationVASCONCELOS, Genildo de Moura. Verificação automática de programas a partir da monitoração de múltiplas execuções de código. 2012. 61f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2012.pt_BR
Appears in Collections:Mestrado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
GENILDO DE MOURA VASCONCELOS - DISSERTAÇÃO PPGEE 2012.pdfGenildo de Moura Vasconcelos - Dissertação PPGEE 201211.56 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.