Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37095| Title: | Aplicação do RISC-V formal verification framework para verificação formal de um núcleo de processamento. |
| Other Titles: | Applying the RISC-V formal verification framework for verification formal processing core. Aplicación del marco de verificación formal RISC-V para la verificación núcleo de procesamiento formal. |
| ???metadata.dc.creator???: | MEDEIROS, Pedro Arthur da Cunha. |
| ???metadata.dc.contributor.advisor1???: | MORAIS, Marcos Ricardo Alcântara. |
| ???metadata.dc.contributor.referee1???: | SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
| Keywords: | Verificação de hardware;Design de hardware;Verificação formal;Núcleo de processamento;RISC-V;Hardware check;Hardware design;Formal verification;Core processing;Verificación de hardware;Diseño de hardware;Verificación formal;Centro procesando |
| Issue Date: | 2024 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | MEDEIROS, Pedro Arthur da Cunha. Aplicação do RISC-V formal verification framework para verificação formal de um núcleo de processamento. 2024. 48 fl. Monografia (Bacharelado em Engenharia Elétrica) - Universidade Federal de Campina Grande, Centro de Engenharia Elétrica e Informática, Campina Grande, Paraíba, Brasil, 2024. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37095 |
| ???metadata.dc.description.resumo???: | A verificação de hardware é essencial para garantir a qualidade de circuitos eletrônicos. Nesse contexto a verificação formal é capaz de encontrar bugs que seriam muito difíceis de encontrar em uma simulação dinâmica, impulsionando a qualidade da verificação. Baseada em propriedades, a verificação formal busca provar que um design apresenta os comportamentos intencionados e não apresenta comportamentos indesejados. O RISC-V Formal Verification Framework é uma ferramenta de verificação formal de código aberto, que possibilita a verificação de núcleos de processamento baseados na arquitetura RISCV. Nos propomos, então, a aplicar essa ferramenta no processador CV32E40P utilizado na plataforma PULP, também de código aberto. Com isso, pudemos encontrar bugs no design e compreender o porquê deles acontecerem. |
| Abstract: | Hardware verification is essential to ensure the quality of electronic circuits. In this context, formal verification is capable of finding bugs that would be too hard to find in a dynamic simulation, boosting verification quality. Based on properties, formal verification attempts to prove that a design shows the intended behaviors and does not show undesired behaviors. The RISC-V Formal Verification Framework is an open-source formal verification tool, which enables the verification of processing cores based on RISC-V architecture. We therefore proposed to apply this tool on the CV32E40P processor used in the PULP platform, which is also open-source. With that, we were able to find bugs in the design and understand why they happened. |
| ???metadata.dc.description.resumen???: | La verificación del hardware es fundamental para garantizar la calidad de los circuitos electrónicos. En este contexto, la verificación formal es capaz de encontrar errores que serían muy difíciles de encontrar en una simulación dinámica, potenciando la calidad de la verificación. Con base en propiedades, la verificación formal busca demostrar que un diseño presenta las conductas previstas y no presenta conductas no deseadas. El RISC-V Formal Verification Framework es una herramienta de verificación formal de código abierto, que permite la verificación de núcleos de procesamiento basados en la arquitectura RISCV. Por lo tanto proponemos aplicar esta herramienta al procesador CV32E40P utilizado. en la plataforma PULP, también de código abierto. Con esto, pudimos encontrar errores en el diseñar y comprender por qué suceden. |
| Keywords: | Verificação de hardware Design de hardware Verificação formal Núcleo de processamento RISC-V Hardware check Hardware design Formal verification Core processing Verificación de hardware Diseño de hardware Verificación formal Centro procesando |
| ???metadata.dc.subject.cnpq???: | Engenharia Elétrica. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/37095 |
| Appears in Collections: | Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| PEDRO ARTHUR DA CUNHA MEDIEROS - MONOGRAFIA - ENGENHARIA ELÉTRICA (CEEI) 2024.pdf | Pedro Arthur da Cunha Medeiros - Monografia - Engenharia Elétrica (CEEI) 2024 | 880.11 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.