Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3714| Title: | Analisador lógico de sistemas digitais. |
| Other Titles: | Logical analyzer of digital systems. |
| ???metadata.dc.creator???: | REVOREDO, Maria Luceneide Mota. |
| ???metadata.dc.contributor.advisor1???: | BRANDT, William Lloyd. |
| Issue Date: | Dec-1978 |
| Publisher: | Universidade Federal de Campina Grande |
| Citation: | REVOREDO, Maria Luceneide Mota. Analisador lógico de sistemas digitais. 1978. 109f. (Dissertação de Mestrado em Engenharia Elétrica), Curso de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal da Paraíba – Campus II - Campina Grande - PB - Brasil, 1978. |
| ???metadata.dc.description.resumo???: | Este trabalho consiste no projeto e montagem de urn Analisador Lógico de Tempo, de 8 canais, com capacidade de 2048 bits de informação e dois tipos de entradas: TTL e CMOS. Afinalidade deste Analisador é testar sistemas digitais, sendo gatilhado na entrada por qualquer estado do sistema, a escolha do usuário, que se deseja tomar como referência na análise. |
| Abstract: | This project consists of the design and construction of an 8 - channel Logic Analyzer, with timing diagram out outford is play on a conventional laboratory o scilloscope. lt accepts either TTL or CMOS input, and has a memory of 2048 bits . The purpose of this Analyzer is the testing of digital sisterns. It has a trigger word, user selected, to serve as a reference state in t his testing. |
| URI: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3714 |
| Appears in Collections: | Mestrado em Engenharia Elétrica. |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| MARIA LUCENEIDE MOTA REVOREDO - DISSERTAÇÃO PPGEE 1978.pdf | Maria Luceneide Mota Revoredo Dissertação - PPGEE 1978 | 17.79 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.