1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
  4. Mestrado em Engenharia Elétrica.
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3714
Full metadata record
DC FieldValueLanguage
dc.creator.IDREVOREDO, M. L. M.pt_BR
dc.contributor.advisor1BRANDT, William Lloyd.-
dc.contributor.advisor1IDBRANDT, W. L.pt_BR
dc.description.resumoEste trabalho consiste no projeto e montagem de urn Analisador Lógico de Tempo, de 8 canais, com capacidade de 2048 bits de informação e dois tipos de entradas: TTL e CMOS. Afinalidade deste Analisador é testar sistemas digitais, sendo gatilhado na entrada por qualquer estado do sistema, a escolha do usuário, que se deseja tomar como referência na análise.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICApt_BR
dc.publisher.initialsUFCGpt_BR
dc.titleAnalisador lógico de sistemas digitais.pt_BR
dc.date.issued1978-12-
dc.description.abstractThis project consists of the design and construction of an 8 - channel Logic Analyzer, with timing diagram out outford is play on a conventional laboratory o scilloscope. lt accepts either TTL or CMOS input, and has a memory of 2048 bits . The purpose of this Analyzer is the testing of digital sisterns. It has a trigger word, user selected, to serve as a reference state in t his testing.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3714-
dc.date.accessioned2019-05-08T14:22:19Z-
dc.date.available2019-05-08-
dc.date.available2019-05-08T14:22:19Z-
dc.typeDissertaçãopt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorREVOREDO, Maria Luceneide Mota.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeLogical analyzer of digital systems.pt_BR
dc.identifier.citationREVOREDO, Maria Luceneide Mota. Analisador lógico de sistemas digitais. 1978. 109f. (Dissertação de Mestrado em Engenharia Elétrica), Curso de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal da Paraíba – Campus II - Campina Grande - PB - Brasil, 1978.pt_BR
Appears in Collections:Mestrado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
MARIA LUCENEIDE MOTA REVOREDO - DISSERTAÇÃO PPGEE 1978.pdfMaria Luceneide Mota Revoredo Dissertação - PPGEE 197817.79 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.