Please use this identifier to cite or link to this item:
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3714
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.creator.ID | REVOREDO, M. L. M. | pt_BR |
dc.contributor.advisor1 | BRANDT, William Lloyd. | - |
dc.contributor.advisor1ID | BRANDT, W. L. | pt_BR |
dc.description.resumo | Este trabalho consiste no projeto e montagem de urn Analisador Lógico de Tempo, de 8 canais, com capacidade de 2048 bits de informação e dois tipos de entradas: TTL e CMOS. Afinalidade deste Analisador é testar sistemas digitais, sendo gatilhado na entrada por qualquer estado do sistema, a escolha do usuário, que se deseja tomar como referência na análise. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Centro de Engenharia Elétrica e Informática - CEEI | pt_BR |
dc.publisher.program | PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA | pt_BR |
dc.publisher.initials | UFCG | pt_BR |
dc.title | Analisador lógico de sistemas digitais. | pt_BR |
dc.date.issued | 1978-12 | - |
dc.description.abstract | This project consists of the design and construction of an 8 - channel Logic Analyzer, with timing diagram out outford is play on a conventional laboratory o scilloscope. lt accepts either TTL or CMOS input, and has a memory of 2048 bits . The purpose of this Analyzer is the testing of digital sisterns. It has a trigger word, user selected, to serve as a reference state in t his testing. | pt_BR |
dc.identifier.uri | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3714 | - |
dc.date.accessioned | 2019-05-08T14:22:19Z | - |
dc.date.available | 2019-05-08 | - |
dc.date.available | 2019-05-08T14:22:19Z | - |
dc.type | Dissertação | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.creator | REVOREDO, Maria Luceneide Mota. | - |
dc.publisher | Universidade Federal de Campina Grande | pt_BR |
dc.language | por | pt_BR |
dc.title.alternative | Logical analyzer of digital systems. | pt_BR |
dc.identifier.citation | REVOREDO, Maria Luceneide Mota. Analisador lógico de sistemas digitais. 1978. 109f. (Dissertação de Mestrado em Engenharia Elétrica), Curso de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal da Paraíba – Campus II - Campina Grande - PB - Brasil, 1978. | pt_BR |
Appears in Collections: | Mestrado em Engenharia Elétrica. |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
MARIA LUCENEIDE MOTA REVOREDO - DISSERTAÇÃO PPGEE 1978.pdf | Maria Luceneide Mota Revoredo Dissertação - PPGEE 1978 | 17.79 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.