1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
  4. Mestrado em Engenharia Elétrica.
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/4115
Full metadata record
DC FieldValueLanguage
dc.creator.IDCAVALCANTE, J. H. F.pt_BR
dc.contributor.advisor1DEEP, Gurdip Singh.-
dc.contributor.advisor1IDDEEP, G. S.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/6322106621770962pt_BR
dc.contributor.referee1MAJITHIA, Jayanti.-
dc.contributor.referee2HATTORI, Mario Toyotaro.-
dc.description.resumoESTE TRABALHO DESENVOLVE UM SIMULADOR À TABELA DE ACIONAMENTO PARA SIMULAÇÃO DE SISTEMAS LÓGICOS UTILIZANDO COMPUTADORES DIGITAIS. BASEIA-SE NUM MODELO SIMPLES PARA OS BLOCOS LÓGICOS BASEADOS NO ATRASO DE PROPAGAÇÃO E NA AMBIGUIDADE DE SAÍDA DURANTE O CHAVEAMENTO. O SIMULADOR PODE DETECTAR "HAZARDS" E CORRIDAS CRÍTICAS NOS CIRCUITOS COMBINACIONAIS E SEQUENCIAIS, RESPECTIVAMENTE. SUGERE-SE UM MÉTODO PARA A SIMULAÇÃO DE SISTEMAS DESCRITOS POR EQUAÇÕES BOOLEANAS, E UMA TÉCNICA PARA GERAR O DESENHO DESSES SISTEMAS USANDO-SE COMPUTADOR DIGITAL.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICApt_BR
dc.publisher.initialsUFCGpt_BR
dc.titleSimulação digital de sistemas lógicos.pt_BR
dc.date.issued1975-10-
dc.description.abstractA TABLE DRIVEN SIMULATOR IS DEVELOPED FOR SIMULATION OF LOGIC SYSTEMS, ON THE DIGITAL COMPUTER. A SIMPLE MODEL FOR THE LOGIC BLOCKS BASED ON PROPAGATION DELAY AND OUTPUT AMBIGUITY DURING SWITCHING IS USED. THE SIMULATOR ENABLES DETECTION OF HAZARDS AND CRITICAL RACES IN THE COMBINATORIAL AND SEQUENTIAL CIRCUITS RESPECTIVELY. A METHOD FOR SIMULATION OF SYSTEM DESCRIBED BY BOOLEAN EQUATIONS IS INDICATED AND A TECHNIQUE FOR OBTAINING COMPUTER GENERATED DRAWINGS OF THESE SYSTEMS IS SUGGESTED.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/4115-
dc.date.accessioned2019-06-04T15:33:56Z-
dc.date.available2019-06-04-
dc.date.available2019-06-04T15:33:56Z-
dc.typeDissertaçãopt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorCAVALCANTE, José Homero Feitosa.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeDigital simulation of logical systems.pt_BR
dc.identifier.citationCAVALCANTE, José Homero Feitosa. Simulação digital de sistemas lógicos. 1975. 86f. (Dissertação de Mestrado em Engenharia Elétrica), Curso de Pós-Graduação em Engenharia Elétrica, Centro de Ciências e Tecnologia, Universidade Federal da Paraíba – Campus II - Campina Grande - PB - Brasil, 1975.pt_BR
Appears in Collections:Mestrado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
JOSÉ HOMERO FEITOSA CAVALCANTE - DISSERTAÇÃO PPGEE 1975.pdfJosé Homero Feitosa Cavalcante Dissertação - PPGEE 19756.62 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.