1. Biblioteca Digital de Teses e Dissertações da UFCG
  2. Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
  3. PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
  4. Mestrado em Ciência da Computação.
Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742
Full metadata record
DC FieldValueLanguage
dc.creator.IDPIRES, Waldemarpt_BR
dc.creator.Latteshttp://lattes.cnpq.br/8662463350773114pt_BR
dc.contributor.advisor1RAMALHO, Franklin de Souza.-
dc.contributor.advisor1IDRamalho, F. S.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/2469816352786812pt_BR
dc.contributor.advisor2GUERRERO, Dalton Dário Serey.-
dc.contributor.advisor2IDGUERRERO, D. D. S.pt_BR
dc.contributor.advisor2Latteshttp://lattes.cnpq.br/2050632960242405pt_BR
dc.contributor.referee1MASSONI , Tiago Lima.-
dc.contributor.referee2PIRES, Paulo de Figueiredo.-
dc.description.resumoNeste trabalho investigamos e propomos uma técnica completamente automática para executar verificação de conformidade entre uma implementação de um sistema em Java e seu design expresso através de diagrama de classe UML. Essa verificação é realizada através de testes de design, um tipo de teste automático que verifica a conformidade de uma implementação em relação às regras de design expressadas através de código de teste. Definimos templates de testes de design para os artefatos mais usuais do diagrama de classe UML. E desenvolvemos a ferramenta UDT (UML Design Tester) baseada na abordagem MDA, capaz de aplicar esses templates sobre os elementos do diagrama de classe para gerar automaticamente os testes de design específicos para cada um dos elementos. Por fim, validamos nossa técnica através de um estudo de caso, o qual verifica a conformidade entre um sistema real (Findbugs) e o seu diagrama de classe gerado através de engenharia reversa. Adotamos essa abordagem para validação, pois não conseguimos identificar nenhum sistema com mais de 1000 classes que disponibilizasse o código do sistema e o seu design especificado em Diagramas de classes.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃOpt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqCiência da Computaçãopt_BR
dc.titleVerificação de artefatos de diagramas de classe UML através da aplicação de testes de design.pt_BR
dc.date.issued2009-04-17-
dc.description.abstractIn this work we propose and investigate a completely automatic technique to execute conformance verification between an implementation in Java and its design expressed by UML class diagram. This verification is performed through design tests, a kind of automatic test capable of verifing conformance of an implementation against design rules expressed by code. We define a design test templates to eachmost usual UML class diagram artifacts. And, we developed the UDT tool (UML Design Tester) 100% MDAbased, this tool is able to apply the templates over the class diagram elements in order to automatically generate the specific design tests for each of these elements. Concluding, we evaluated our technique using as case study that verifies the conformance between a real (Findbugs) system and its generated by reverse engineering.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742-
dc.date.accessioned2019-10-07T10:17:24Z-
dc.date.available2019-10-07-
dc.date.available2019-10-07T10:17:24Z-
dc.typeDissertaçãopt_BR
dc.subjectModelagem e Simulação de Sistemaspt_BR
dc.subjectGarantia de Qualidade de Programaspt_BR
dc.subjectTestes de Validaçãopt_BR
dc.subjectAdministração de Desenvolvimento de Programaspt_BR
dc.subjectSystems Modeling and Simulationpt_BR
dc.subjectProgram Quality Assurancept_BR
dc.subjectValidation Testspt_BR
dc.subjectProgram Development Administrationpt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorFERREIRA NETO, Waldemar Pires.-
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.title.alternativeChecking class diagram artifacts UML by applying design tests.pt_BR
dc.description.sponsorshipCapespt_BR
dc.relationFAPESQpt_BR
dc.identifier.citationFERREIRA NETO, W. P. Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. 2009. 127 f. Dissertação (Mestrado em Ciência da Computação) – Pós-Graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2009. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742pt_BR
Appears in Collections:Mestrado em Ciência da Computação.

Files in This Item:
File Description SizeFormat 
WALDEMAR PIRES FERREIRA NETO - DISSERTAÇÃO (PPGCC) 2009..pdfWaldemar Pires Ferreira Neto - Dissertação PPGCC 2009.879.16 kBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.