Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/778
Full metadata record
DC FieldValueLanguage
dc.creator.IDREIS, Vanderson de Limapt_BR
dc.creator.Latteshttp://lattes.cnpq.br/4369607033834589pt_BR
dc.contributor.advisor1FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1IDFREIRE, R. C. S.pt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/4016576596215504pt_BR
dc.contributor.advisor2GURJÃO, Edmar Candeia.
dc.contributor.advisor2IDGURJÃO, E. C.pt_BR
dc.contributor.advisor2Latteshttp://lattes.cnpq.br/9200464668550566pt_BR
dc.contributor.referee1SILVA, Eduardo Antônio Barros da.
dc.contributor.referee2CATUNDA, Sebastian Yuri Cavalcante.
dc.contributor.referee3QUEIROZ, Wamberto José Lira de.
dc.contributor.referee4ASSIS, Francisco Marcos de.
dc.description.resumoNos conversores Analógicos Digitais (ADC) com frequência de conversão baseada no Teorema de Nyquist, o parâmetro básico para orientar a aquisição é a largura de banda do sinal. O tratamento da informação e a remoção da redundância são realizados após a representação digital obtida do sinal. A Amostragem Compressiva foi proposta como uma técnica de digitalização que explora a esparsidade do sinal em um determinado domínio, para capturar apenas seu conteúdo de informação, com uma taxa que pode ser menor do que a preconizada pelo Teorema de Nyquist. As arquiteturas em hardware para implementar a Amostragem Compressiva são chamadas de Conversores Analógicos para Informação (AIC). Os AIC propostos na bibliografia exploram a esparsidade do sinal em um determinado domínio, e por isso cada arquitetura é especifica para uma classe de sinais. Nesta tese propõe-se um AIC configurável, baseado em arquiteturas conhecidas, capaz de adquirir sinais de várias classes, alterando seus parâmetros de configuração. No trabalho desenvolveu-se um modelo computacional, que permite analisar o comportamento dinâmico do AIC, e dos parâmetros de hardware propostos, bem como foi feita a implementação física da arquitetura proposta. Verificou-se a adaptabilidade dessa arquitetura a partir dos resultados obtidos, pois foi possível fazer a aquisição de mais de uma classe de sinais.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentCentro de Engenharia Elétrica e Informática - CEEIpt_BR
dc.publisher.programPÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICApt_BR
dc.publisher.initialsUFCGpt_BR
dc.subject.cnpqEngenharia Elétricapt_BR
dc.subject.cnpqSistemas Eletrônicos de Medida e de Controlept_BR
dc.subject.cnpqInstrumentação Eletrônicapt_BR
dc.subject.cnpqSistemas de Telecomunicaçõespt_BR
dc.titleConversor configurável analógico para informação.pt_BR
dc.date.issued2017-04-20
dc.description.abstractIn analog-to-digital converters (ADC) based on Nyquist Theorem, the basic parameter to guide acquisition is the bandwidth of the signal. The information processing and redundancy removal are performed after the digital representation obtained from the signal. Compressed Sensing was proposed as a digitalization technique that exploits the sparsity of the signal in a given domain to capture only its information content, at a rate that may be lower than that advocated by the Nyquist Theorem. The hardware architectures to implement Compressed Sensing are called Analog to Information Converters (AIC). The AICs proposed in the bibliography exploit the sparsity of the signal in a given domain, and therefore each architecture is specific for a class of signals. This thesis proposes a configurable AIC, based on known architectures, capable of acquiring signals from several classes, changing its configuration parameters. A computational model was developed to analyze the dynamic behavior of AIC and proposed hardware parameters, as well as the physical implementation of the proposed architecture. It was verified the adaptability of the proposed architecture from the obtained results, since it was possible to perform the acquisition of more than one class of signals.pt_BR
dc.identifier.urihttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/778
dc.date.accessioned2018-05-23T00:02:18Z
dc.date.available2018-05-22
dc.date.available2018-05-23T00:02:18Z
dc.typeTesept_BR
dc.subjectAmostragem Compressivapt_BR
dc.subjectConversor Analógicopt_BR
dc.subjectInstrumentaçãopt_BR
dc.subjectSistemas Dinâmicospt_BR
dc.subjectCompressed Sensingpt_BR
dc.subjectAnalog Converterpt_BR
dc.subjectSparse Signalspt_BR
dc.rightsAcesso Abertopt_BR
dc.creatorREIS, Vanderson de Lima.
dc.publisherUniversidade Federal de Campina Grandept_BR
dc.languageporpt_BR
dc.description.sponsorshipCapespt_BR
dc.relationIFAMpt_BR
dc.relationFAPEAMpt_BR
dc.identifier.citationREIS, V. de L. Conversor configurável analógico para informação. 2017. 85 f. Tese (Doutorado em Engenharia Química) – Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2017.pt_BR
Appears in Collections:Doutorado em Engenharia Elétrica.

Files in This Item:
File Description SizeFormat 
VANDERSON DE LIMA REIS – TESE (PPGEE) 2017.pdfVanderson de Lima Reis - Tese PPGEE 20174.62 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.