Please use this identifier to cite or link to this item: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
Title: Geração semiautomática de testbenches para circuitos integrados digitais.
Other Titles: Semiautomatic testbench generation for digital integrated circuits.
???metadata.dc.creator???: PESSOA, Isaac Maia.
???metadata.dc.contributor.advisor1???: MELCHER, Elmar Uwe Kurt.
???metadata.dc.contributor.referee1???: FECHINE, Joseana Macedo.
???metadata.dc.contributor.referee2???: LIMA, José Antonio Gomes de.
Keywords: Testbenches;EDA4 - VLSIS;Ferramenta eTBc;Linguagem de Hardware;Verificação Funcional;Circuitos Integrados;ETBc Tool;Hardware Language;Functional Verification;Integrated Circuits
Issue Date: 10-Apr-2007
Publisher: Universidade Federal de Campina Grande
Citation: PESSOA, Isaac Maia. Geração semiautomática de testbenches para circuitos integrados digitais. 2007. 64. f. (Dissertação de Mestrado em Ciência da Computação) Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2007. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
???metadata.dc.description.resumo???: A complexidade da verificação funcional tende a crescer exponencialmente com relação ao tamanho do hardware a ser verificado. O contínuo avanço da complexidade de circuitos integrados está seguindo a lei de Moore e tem criado uma grande pressão no engenheiro de verificação para que este continue certo de que não existem falhas funcionais ao final da fase de verificação. O tempo e dinheiro necessários neste processo aumentam ainda mais a pressão, pois o processo de verificação consome a maior parte dos recursos em um projeto de hardware. Assim, uma abordagem que possua uma ferramenta flexível e que consiga auxiliar o engenheiro de verificação em suas tarefas pode ser de grande utilidade. A metodologia de verificação VeriSC pode ajudar a resolver problemas envolvidos na verificação funcional. O objetivo deste trabalho é o desenvolvimento de uma ferramenta de suporte à metodologia VeriSC que seja útil na automatização do processo de construção de ambientes de simulação (testbenches) e desta forma consiga aumentar, através de um mecanismo flexível, a velocidade em que as tarefas de verificação são executadas.
Abstract: Functional verification complexity tends to increase exponentially with design size. The Moore’s law places an ever growing demand on today’s verification engineer to continue to ensure that no bug is missed in the verification process. The time necessary and money spent on the verification process increases the demand because it consumes most of the resources of a hardware project. Thus, an approach that has a flexible tool and helps the verification engineer in his tasks can be very useful in the verification process. The verification methodology VeriSC can help to solve several problems involving funcional verification. This work’s objective is a supporting tool for VeriSC methodology useful for automated construction of simulation environments (Testbenches) enabling a flexible way to speed up verification tasks.
Keywords: Testbenches
EDA4 - VLSIS
Ferramenta eTBc
Linguagem de Hardware
Verificação Funcional
Circuitos Integrados
ETBc Tool
Hardware Language
Functional Verification
Integrated Circuits
???metadata.dc.subject.cnpq???: Ciência da Computação
URI: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/9861
Appears in Collections:Mestrado em Ciência da Computação.

Files in This Item:
File Description SizeFormat 
ISAAC MAIA PESSOA - DISSERTAÇÃO PPGCC 2007..pdfIsaac Maia Pessoa - Dissertação PPGCC 2007.697.22 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.