



Universidade Federal de Campina Grande
Centro de Engenharia Elétrica e Informática
Programa de Pós-Graduação em Engenharia Elétrica

Retificadores de três níveis tipos NPC, ANPC e com número reduzido de componentes

Paula Karina Pérez Vieira

Dissertação de Mestrado submetida à Coordenação do Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Campina Grande.

Área de Conhecimento: Processamento de Energia

Orientador:

Prof. Edison Roberto Cabral da Silva, Dr. Ing.

Campina Grande, Paraíba, Brasil

©Paula Karina Pérez Vieira, Novembro de 2012

A minha família, a qual foi
fundamental à conclusão deste
trabalho. Dedico-lhes esta conquista
como gratidão.

Agradecimentos

A Deus, pela oportunidade concedida.

Aos meus pais e ao meu irmão, pelo incentivo e compreensão.

Ao meu noivo, pelo apoio e compreensão.

Ao Professor Edison Roberto, pela orientação refinada.

Aos Professores Cursino Jacobina e Euzeli Cipriano Junior pelas sugestões e orientações para melhoria deste trabalho.

Aos Funcionários da COPELE pela presteza.

Às amigas Eloá e Malone pelo auxílio no período em Campina Grande.

A todos os que compõem o LEIAM pelo companheirismo no dia-a-dia.

E, por fim, agradeço a todos que de uma forma direta e indireta contribuíram para a realização deste trabalho.

Resumo

Este trabalho de dissertação propõe a operação dos retificadores de três níveis NPC, ANPC e com número reduzido de componentes. São onze as estruturas reduzidas apresentadas, sendo que essas formam três grupos de retificadores, os quais são: bidirecionais com três braços (ANPC-3BB1, ANPC-3BB2, ANPC-3BB3), unidirecionais com três braços (NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3) e bidirecionais com dois braços (NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3). Todas as topologias estudadas utilizam a estratégia de controle OCC. O retificador baseado nessa técnica de controle opera a frequência de chaveamento constante, o que é desejável para aplicações industriais. De uma forma geral, essa estratégia é muito simples, tendo como base a emulação de uma resistência de entrada vista da rede, que representa o fator de potência unitário. Resultados de simulação e experimentais são apresentados demonstrando o funcionamento dos retificadores com a técnica OCC. Os resultados de simulação são obtidos a partir do *software* PSIM, enquanto os resultados experimentais são obtidos a partir de uma plataforma de desenvolvimento experimental controlado pelo processador digital de sinais TMS320F28335. Por fim, a análise de desempenho das estruturas é realizada. Os critérios escolhidos para avaliar o desempenho destas são quantificar as perdas nos semicondutores de potência e avaliar o fator de potência e taxa de distorção harmônica. Logo, as estruturas apresentam melhor performance são a ANPC-3BU2 e a ANPC-2BB2.

Palavras-chave: Retificador multinível, *One Cycle Control*, NPC, ANPC, redução de componentes.

Abstract

This dissertation proposes the operation of the rectifiers three-level NPC and ANPC with reduced number of components. There are eleven structures presented reduced, and these form three groups of rectifiers, which are: bidirectional with three arms (ANPC-3BB1, ANPC-3BB2, ANPC-3BB3), unidirectional with three arms (NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3) and bidirectional with two arms (NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3). All topologies studied using the control strategy OCC. The rectifier based on this control technique operates at constant switching frequency, which is desirable for industrial applications. In general, this strategy is very simple, based on the emulation of an input view of resistor network, representing the unity power factor. Simulation and experimental results are presented demonstrating the operation of rectifiers with the OCC technique. The simulation results are obtained from the software PSIM, whereas the experimental results are obtained from one experimental development platform controlled by a digital signal processor TMS320F28335. Finally, performance analysis of structures is performed. The criteria for evaluating the performance of these to quantify the losses in the power semiconductors and evaluate the power factor and total harmonic distortion. Therefore, the structures have better performance are the ANPC-3BU2 and ANPC-2BB2.

Keywords: Multilevel rectifier, *One Cycle Control*, NPC, ANPC, reduced components.

Índice

Agradecimentos	ii
Resumo	iii
Abstract	iv
Índice	v
Índice de Tabelas	viii
Índice de Figuras	x
Lista de Símbolos	xvii
1 Introdução Geral	1
1.1 Localização do Tema	1
1.2 Relevância e Contribuições do Trabalho	4
1.3 Estratégia de Controle OCC	8
1.4 Objetivos da Dissertação	11
1.5 Publicações	11
2 Retificador de três níveis NPC e ANPC	12
2.1 Introdução	12
2.2 Retificador NPC	12
2.2.1 Configuração do Sistema	12
2.2.2 Princípio de Funcionamento	14
2.2.3 Estratégia de Controle OCC	15
2.2.4 Estratégia de Controle OCC Híbrida	18

2.2.5	Resultados de Simulação	20
2.2.6	Resultados Experimentais	24
2.3	Retificador ANPC	28
2.3.1	Configuração do Sistema	28
2.3.2	Princípio de Funcionamento	28
2.3.3	Estratégia de Controle OCC e OCC Híbrida	33
2.3.4	Resultados de Simulação	38
2.4	Conclusão	47
3	Retificadores de três níveis com número reduzido de componentes . . .	48
3.1	Introdução	48
3.2	Retificadores Bidirecionais com Três Braços	48
3.2.1	Configuração do Sistema e Princípio de Funcionamento	49
3.2.2	Estratégia de Controle OCC	52
3.2.3	Resultados de Simulação	54
3.2.4	Resultados Experimentais	57
3.3	Retificadores Bidirecionais com Dois Braços	62
3.3.1	Configuração do Sistema e Princípio de Funcionamento	62
3.3.2	Estratégia de Controle OCC	68
3.3.3	Resultados de Simulação	70
3.3.4	Resultados Experimentais	75
3.4	Retificadores Unidirecionais Três Braços	80
3.4.1	Configuração do Sistema e Princípio de Funcionamento	80
3.4.2	Estratégia de Controle OCC	86
3.4.3	Resultados de Simulação	88
3.4.4	Resultados Experimentais	95
3.5	Conclusão	97
4	Análise das Estruturas Retificadoras	98
4.1	Introdução	98
4.2	Análise de THD e de Fator de Potência	98
4.3	Análise das Perdas de Chaveamento e de Comutação	99
4.4	Metodologia de Análise de THD, FP e Perdas	101

4.5	Análise das Estruturas NPC e ANPC	103
4.6	Análise das Estruturas Bidirecionais com Três Braços	120
4.7	Análise das Estruturas Bidirecionais com Dois Braços	128
4.8	Análise das Estruturas Unidirecionais com Três Braços	134
4.9	Conclusões	141
5	Conclusões e Trabalhos Futuros	142
5.1	Conclusões	142
5.2	Trabalhos Futuros	144
	Referências Bibliográficas	146
A	Apêndice A	152
B	Apêndice B	153
C	Apêndice C	154

Índice de Tabelas

2.1	Seqüência de Chaveamento para o NPC.	14
2.2	Seqüência de Chaveamento para o ANPC PWM-1.	30
2.3	Seqüência de Chaveamento para o ANPC PWM-2.	31
2.4	Seqüência de Chaveamento para o ANPC PWM-3.	32
3.1	Seqüência de Chaveamento para ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3.	52
3.2	Seqüência de Chaveamento para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3	66
3.3	Seqüência de Chaveamento para ANPC-2BB1	67
3.4	Seqüência de Chaveamento para NPC-3BU1, ANPC-3BU2 e ANPC-3BU3	84
3.5	Seqüência de Chaveamento para ANPC-3BU1	85
4.1	Seqüência de Chaveamento para o NPC.	104
4.2	Resultados de THD e FP para NPC	107
4.3	Seqüência de Chaveamento para o ANPC PWM-1.	108
4.4	Seqüência de Chaveamento para o ANPC PWM-2.	112
4.5	Seqüência de Chaveamento para o ANPC PWM-3.	116
4.6	Resultados de simulação de THD e de FP para ANPC	118
4.7	Seqüência de Chaveamento para ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3.	120
4.8	Resultados de simulação de THD e FP para ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3	127
4.9	Resultados experimentais de THD e de FP para ANPC-3BB2 e ANPC-3BB3	127
4.10	Resultados de simulação de THD para NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3	134
4.11	Resultados experimentais de THD para NPC-2BB1 e ANPC-2BB2	134
4.12	Seqüência de Chaveamento para NPC-3BU1, ANPC-3BU2 e ANPC-3BU3	134
4.13	Seqüência de Chaveamento para ANPC-3BU1	138

4.14	Resultados de Simulação de THD e FP para NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3	140
4.15	Resultados experimentais de THD e FP para NPC-3BU1	140
5.1	Comparação entre estruturas a partir de resultados de simulação	143
B.1	Parâmetros utilizados nas simulações	153
C.1	Parâmetros utilizados nas simulações	154

Índice de Figuras

1.1	Retificador NPC de três níveis.	3
1.2	Retificador ANPC de três níveis.	4
1.3	Retificador três braços e fluxo de potência unidirecional.	5
1.4	Retificador três braços e fluxo de potência bidirecional.	6
1.5	Retificador dois braços e fluxo bidirecional de potência.	6
1.6	Retificador dois braços e fluxo bidirecional de potência.	7
1.7	Retificador baseada na topologia NPC com fluxo de potência unidirecional.	7
1.8	Núcleo básico do controle OCC.	8
1.9	Estratégia de controle OCC para retificadores PFC.	10
2.1	Topologia do retificador NPC.	13
2.2	Estados de comutação para NPC (a) N (b) O e (c) P.	14
2.3	Modulação por largura de pulso da estratégia OCC para NPC.	16
2.4	Diagrama para obter tensão de seqüência zero.	17
2.5	Modulação por largura de pulso baseado na razão de distribuição do vetor nulo μ com pulsos simétricos.	19
2.6	Resultados de simulação para NPC com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	22
2.7	Resultados de simulação para NPC com OCC Híbrido ($\mu = 0.5$) (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	23
2.8	Tensão de pólo média para NPC com OCC Híbrido.	24
2.9	Comparação entre referência modificada ($R_s i_a + v_h$) para OCC Híbrido ($\mu = 0.5$) e a corrente de entrada.	24

2.10	Resultados experimentais para NPC com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).	25
2.11	Resultados experimentais para NPC com OCC Híbrido ($\mu=0.5$) (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).	27
2.12	Tensão de pólo média (200V/Div) para NPC com OCC Híbrido.	28
2.13	Topologia do retificador ANPC.	29
2.14	Estados de comutação para ANPC (a) N_1 (b) N_2 (c) O_1^- (d) O_2^- (e) O_1^+ (f) O_2^+ (g) P_1 e (h) P_2	30
2.15	Modulação por largura de pulso da estratégia OCC para ANPC PWM-1. . .	34
2.16	Modulação por largura de pulso de estratégia OCC para ANPC PWM-2. . .	36
2.17	Modulação por largura de pulso de estratégia OCC para ANPC PWM-3. . .	37
2.18	Resultados de simulação para ANPC PWM-1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	39
2.19	Resultados de simulação para ANPC PWM-1 com OCC Híbrido ($\mu = 0.5$) (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo (g) Tensão de pólo média.	40
2.20	Resultados de simulação para ANPC PWM-2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	42
2.21	Resultados de simulação para ANPC PWM-2 com OCC Híbrido ($\mu = 0.5$) (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo (g) Tensão de pólo média.	43
2.22	Resultados de simulação para ANPC PWM-3 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	45

2.23	Resultados de simulação para ANPC PWM-3 com OCC Híbrido ($\mu = 0.5$)	
	(a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha	
	(d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo	
	(g) Tensão de pólo média.	46
3.1	Retificador (a) ANPC-3BB1 e (b) ANPC-3BB2.	49
3.2	Retificador ANPC-3BB3.	50
3.3	Estados de comutação para ANPC-3BB1 (a) N (b) O e (c) P.	50
3.4	Estados de comutação para ANPC-3BB2 (a) N (b) O e (c) P.	51
3.5	Estados de comutação para ANPC-3BB3 (a) N (b) O e (c) P.	51
3.6	Modulação por largura de pulso da estratégia OCC para retificadores ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3.	53
3.7	Resultados de simulação para ANPC-3BB1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	55
3.8	Resultados de simulação para ANPC-3BB2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	56
3.9	Resultados de simulação para ANPC-3BB3 com OCC.(a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	58
3.10	Resultados experimentais para ANPC-3BB2 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).	59
3.11	Resultados experimentais para ANPC-3BB3 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).	61
3.12	Retificador NPC-2BB1.	62
3.13	Retificador ANPC-2BB1.	63
3.14	Retificador ANPC-2BB2.	63

3.15	Retificador ANPC-2BB3	63
3.16	Estados de comutação para um braço do NPC-2BB1 (a) N (b) O e (c) P. . .	64
3.17	Estados de comutação para um braço do ANPC-2BB2 (a) N (b) O e (c) P. .	65
3.18	Estados de comutação para um braço do ANPC-2BB3 (a) N (b) O e (c) P. .	65
3.19	Estados de comutação para ANPC-2BB1 (a) N (b) O^- (c) O^+ e (d) P	67
3.20	Modulação por largura de pulso da estratégia OCC para os retificadores Para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3.	69
3.21	Modulação por largura de pulso da estratégia OCC para o retificador ANPC-2BB1.	70
3.22	Resultados de simulação para NPC-2BB1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	71
3.23	Resultados de simulação para ANPC-2BB1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	73
3.24	Resultados de simulação para ANPC-2BB2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	74
3.25	Resultados de simulação para ANPC-2BB3 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	76
3.26	Resultados experimentais para NPC-2BB1 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (200V/Div) (d) Zoom da tensão de linha (200V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).	77
3.27	Resultados experimentais para ANPC-2BB2 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (200V/Div) (d) Zoom da tensão de linha (200V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).	78
3.28	Retificador NPC-3BU1.	80
3.29	Retificador ANPC-3BU1.	81
3.30	Retificador ANPC-3BU2.	81

3.31	Retificador ANPC-3BU3.	81
3.32	Estados de comutação para NPC-3BU1 (a) N (b) O e (c) P.	82
3.33	Estados de comutação para ANPC-3BU2 (a) N (b) O e (c) P.	83
3.34	Estados de comutação para ANPC-3BU3 (a) N (b) O e (c) P.	83
3.35	Estados de comutação para ANPC-3BU1 (a) N (b) O e (c) P.	85
3.36	Modulação por largura de pulso da estratégia OCC para retificadores NPC-3BU1, ANPC-3BU2 e ANPC-3BU3.	87
3.37	Modulação por largura de pulso da estratégia OCC para retificador ANPC-3BU1.	88
3.38	Resultados de simulação para ANPC-3BU1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	90
3.39	Resultados de simulação para ANPC-3BU1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	91
3.40	Resultados de simulação para ANPC-3BU2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	93
3.41	Resultados de simulação para ANPC-3BU3 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.	94
3.42	Resultados experimentais para NPC-3BU1 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).	96
4.1	Chave bidirecional	104
4.2	Braço do retificador NPC.	104
4.3	Perdas no NPC técnica: (a) SPWM e (b) HPWM ($\mu=0.5$).	105
4.4	Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta2c} no NPC SPWM.	106

4.5	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa2c no NPC HPWM.	106
4.6	Resultados de simulação do fator de potência da topologia NPC com (a) OCC e (b) OCC Híbrido ($\mu=0.5$)	107
4.7	Resultados experimentais do fator de potência da topologia NPC com (a) OCC e (b) OCC Híbrido ($\mu=0.5$)	107
4.8	Braço do retificador ANPC.	108
4.9	Perdas no ANPC PWM1 técnica: (a) SPWM , (b) HPWM ($\mu=0.5$).	109
4.10	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iD1c (c)iTa2 (d)iTa2c (e)iDa3 (f)iTa3c no ANPC PWM1(SPWM).	110
4.11	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iD1c (c)iTa2 (d)iTa2c (e)iDa3 (f)iTa3c no ANPC PWM1(HPWM).	111
4.12	Perdas no ANPC PWM2 técnica: (a) SPWM , (b) HPWM ($\mu=0.5$).	113
4.13	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa1c (c)iTa3 (d)iTa3c no ANPC PWM2(SPWM).	114
4.14	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa1c (c)iTa3 (d)iTa3c no ANPC PWM2(HPWM).	115
4.15	Perdas no ANPC PWM3 técnica: (a) SPWM e (b) HPWM ($\mu=0.5$).	116
4.16	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa3c no ANPC PWM3(SPWM).	117
4.17	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa3c no ANPC PWM1(HPWM).	117
4.18	Resultados de simulação do fator de potência da topologia ANPC com (a) PWM1 OCC (b) PWM1 OCC Híbrido ($\mu=0.5$) (c) PWM2 OCC (d) PWM2 OCC Híbrido ($\mu=0.5$) (e) PWM3 OCC e (f) PWM3 OCC Híbrido ($\mu=0.5$)	119
4.19	ANPC-3BB1: (a) Braço do retificador , (b) Perdas	121
4.20	ANPC-3BB2: (a) Braço do retificador , (b) Perdas	122
4.21	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa2c no ANPC-3BB1.	123
4.22	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa2c no ANPC-3BB2.	123
4.23	ANPC-3BB3: (a) Braço do retificador, (b) Perdas	124

4.24	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa2c (c)iDa1c (d)iDa2 no ANPC-3BB3.	125
4.25	Resultados de simulação do fator de potência das topologias (a) ANPC-3BB1 (b) ANPC-3BB2 (c) ANPC-3BB3	126
4.26	Resultados experimentais do fator de potência da topologia (a) ANPC-3BB2 e (b) ANPC-3BB3	127
4.27	NPC-2BB1: (a) Braço do retificador , (b) Perdas nos semicondutores	129
4.28	ANPC-2BB1: (a) Braço do retificador , (b) Perdas nos semicondutores . . .	130
4.29	ANPC-2BB2: (a) Braço do retificador , (b) Perdas nos semicondutores . . .	131
4.30	ANPC-2BB3: (a) Braço do retificador , (b) Perdas nos semicondutores . . .	132
4.31	Resultados de simulação do fator de potência da topologia (a) NPC-2BB1 (b) ANPC-2BB1 (c) ANPC-2BB2 e (d) ANPC-2BB3	133
4.32	Resultados experimentais do fator de potência da topologia (a) ANPC-3BB2 e (b) ANPC-3BB3	133
4.33	NPC-3BU1: (a) Braço do retificador , (b) Perdas nos semicondutores	135
4.34	ANPC-3BU2: (a) Braço do retificador , (b) Perdas nos semicondutores . . .	136
4.35	ANPC-3BU3: (a) Braço do retificador , (b) Perdas nos semicondutores . . .	137
4.36	ANPC-3BU1: (a) Braço do retificador , (b) Perdas nos semicondutores . . .	138
4.37	Corrente na fase a comparada com a corrente na chave (a)iTa1 (b)iTa1c (c)iDa2 (d)iDa2c no ANPC-3BU1.	139
4.38	Resultados de simulação do fator de potência da topologia (a) NPC-3BU1 (b) ANPC-3BU1 (c) ANPC-3BU2 (d) ANPC-3BU3	140
4.39	Retificador NPC-3BU1.	141
A.1	Diagrama de controle OCC para retificadores PFC trifásicos.	152

Lista de Símbolos

v_a, v_b e v_c	–	Tensões de fase
i_a, i_b e i_c	–	Correntes médias nos indutores num ciclo de chaveamento
L_a, L_b e L_c	–	Indutâncias de entrada
C_1 e C_2	–	Capacitores do barramento CC
R_1 e R_2	–	Carga do sistema
R_e	–	Resistência emulada proposta pela estratégia de controle OCC
R_s	–	Resistência equivalente de saída dos sensores de corrente
PN	–	Tensão de Ponto Neutro
E	–	Tensão do barramento
v_o	–	Tensão de sequência zero
v_h	–	Tensão de modo comum
ω_g	–	Frequência angular da rede
d	–	Razão cíclica
μ	–	Razão de distribuição vetorial
m	–	Índice de modulação
t_{p1} e t_{p2}	–	Tempo de aplicação dos vetores pequenos para retificadores de três níveis
t_p	–	Intervalo total de aplicação dos vetores pequenos
T_s	–	Período de chaveamento
THD	–	(<i>Total Harmonic Distortion</i>)

FP	– Fator de potência
P_{dd}	– As perdas por condução no diodo
P_{sd}	– Perdas de recuperação reversa (bloqueio) no diodo
P_{ct}	– Perdas por condução no transistor
P_{st-on}	– Perdas por disparo do transistor
P_{st-off}	– perdas devido ao bloqueio do transistor
f	– Frequência em que as perdas são calculadas
V_d	– Tensão no diodo
I_f	– Corrente no diodo
V_r	– Tensão reversa atual
I_{rr}	– Corrente de pico de recuperação reversa
t_{rr}	– Tempo de recuperação reversa
$V_{ce(sat)}$	– Tensão de saturação coletor emissor
I_c	– Corrente do coletor
V_{cc}	– tensão do barramento atual
$V_{cc-datasheet}$	– a tensão de barramento nas características do <i>datasheet</i> , definido de acordo condições de teste
E_{on}	– Energia perdida no bloqueio do transistor
E_{off}	– a energia perdida no bloqueio do transistor

1

Introdução Geral

1.1 Localização do Tema

Os conversores de potência ca/cc, também conhecidos como retificadores, são extensivamente empregados em várias aplicações, a citar: fontes de alimentação, fontes de alimentação ininterrupta (UPS - *Uninterruptible Power Supplies*), sistemas de transmissão HVDC (*High-Voltage, Direct Current*), sistemas de armazenamento de energia em baterias (BESS - *Battery Energy Storage Systems*), sistemas de acionamento de motores cc, acionadores ca de velocidade ajustável (ASDs - *Adjustable Speeds Drives*), entre outros (Singh et al., 2004).

A conversão ca/cc de potência é tipicamente realizada por retificadores a diodos e a tiristores. Esses dispositivos geram correntes ricas em harmônicos e fator de potência baixo, o que cria problemas de qualidade de energia para a rede de distribuição e para outros sistemas elétricos próximos ao próprio retificador.

Devido à seriedade dos problemas de qualidade de energia, agências reguladoras têm emitido vários padrões restritivos, tais como: IEEE-519, IEC-1000 e IEC 61000-3-2. Entre esses a recomendação IEEE-519-1992 fornece orientações práticas sobre controle de harmônicos em sistemas de eletrônica de potência (Milanovic e Negnevitsky, 1998). Para atingir esses padrões considera-se a utilização de uma nova geração de retificadores que são conhecidos por: retificadores a modo chaveado (SMR - *Switched Mode Rectifiers*), conversores de correção do fator de potência (PFC - *Power Factor Correction*), conversores de fator de potência

elevado (HPFC - *High Power Factor Converters*) ou ainda retificadores de modulação por largura de pulso (PWM - *Pulse Modulation Width*). Esses foram desenvolvidos nas últimas décadas com uma variedade de configurações, estratégias de controle, dispositivos de estado sólido (MOSFETs, IGBTs, GTOs) e circuitos integrados (microcontroladores, DSPs), que deram origem a uma variedade de topologias: buck, boost, buck-boost e multinível, com fluxo de potência unidirecional e bidirecional (Bhat e Agarwal, 2008).

A tecnologia envolvida, especificamente, em conversores multiníveis é considerada hoje uma alternativa importante em aplicações que demandam elevada potência e qualidade de energia (Franquelo et al., 2008). Isto se deve ao fato de os conversores multiníveis serem constituídos por uma matriz de chaves passivas e ativas que, quando apropriadamente conectadas e controladas, podem processar elevadas tensões de entrada e gerar três ou mais níveis de tensão contínua de saída (Rodriguez et al., 2009).

As topologias de conversores multiníveis mais conhecidas e estabelecidas são a NPC (*Neutral Point Clamped*) ou diodo grampeado, FC (*Flying Capacitor*) ou capacitor grampeado, e CHB (*Cascaded H-Bridge*), as quais foram introduzidas pela primeira vez em: (Baker e Bannister, 1975 apud Rodriguez et al., 2002); (Meynard e Foch, 1992 apud Rodriguez et al., 2009); e (Marchesoni et al., 1988), respectivamente. Na literatura técnica a topologia NPC foi divulgada por (Nabae et al., 1981).

Na indústria, o NPC operando a três níveis é a topologia multinível mais difundida e utilizada (Kouro et al., 2010). A estrutura do conversor a diodo grampeado três níveis é constituída no total por: doze chaves bidirecionais, seis diodos de grampeamento e dois capacitores conectados em série, como mostra a Figura 1.1.

A quantidade de dispositivos que compõe um conversor multinível pode ser generalizada de acordo com número de níveis que o mesmo sintetiza. Deste modo, cada braço de um conversor NPC de m -níveis possui m níveis distintos de tensão e consiste de: $(m-1) \times 2$ chaves bidirecionais, $(m-1) \times (m-2)$ diodos de grampeamento e $(m-1)$ capacitores no barramento CC (Lai e Peng, 1995).

As principais vantagens da topologia multinível NPC como retificador são: reduzidos esforços de tensão, correntes de entrada com baixa distorção, o conversor pode operar com menor frequência de chaveamento, a tensão de modo-comum é menor. Apesar das vantagens




Figura 1.1: Retificador NPC de três níveis.

significativas, mencionadas em muitos trabalhos, a variação de tensão do ponto neutro e a distribuição desigual das perdas entre seus dispositivos semicondutores são problemas inerentes a esta topologia.

Transitórios de carga e imperfeições nos padrões de chaveamento, entre outras perturbações, estão presentes na prática. Estas condições adversas produzem desequilíbrios na tensão do ponto neutro. Isto resulta em tensões assimétricas na carga, significativas no acionamento de motores, com o aparecimento do segundo harmônico e sobrecarga dos semicondutores.

Por outro lado, a distribuição desigual das perdas nos dispositivos da topologia NPC, limitam a frequência de chaveamento e a potência de saída do conversor (Attaianese, Di Monaco e Tomasso, 2010). Devido a isso, com o objetivo de superar essa desvantagem, recentemente foi apresentada uma variação da topologia NPC, a qual é chamada de ANPC (*Active Neutral Point Clamped*) (Bruckner e Bemet, 2001).

A estrutura do ANPC de três níveis é obtida por meio da conexão de chaves ativas em antiparalelo aos diodos de grampeamento da estrutura NPC clássica. Dessa forma, a topologia ANPC é constituída por: dezoito chaves bidirecionais e dois capacitores conectados em série, como apresenta a Figura 1.2.

Para controlar simultaneamente tal número de semicondutores de potência, métodos tradicionais de modulação são adaptados e diferentes estratégias de controle são desenvolvidas. Comercialmente, as técnicas de modulação mais aplicadas a conversores NPC de três níveis são: CBPWM (*Carrier-Based Sinusoidal PWM*), SVM *Space Vector Modulation* e SHE (*Selective Harmonic Elimination*) (Kouro et al., 2010). Entretanto, o trabalho de Hua




Figura 1.2: Retificador ANPC de três níveis.

et al mostra que a técnica de controle OCC (*One Cycle Control*) (Smedley e Cuk, 1991) possui desempenho equivalente as citadas anteriormente (Hua et al., 2003). Essa estratégia é simples, opera a frequência de chaveamento constante e não necessita circuitos complexos como multiplicadores (Lai, Smedley e Ma, 1997).

Retificadores NPC podem ser desenvolvidos para um número elevado de níveis e assim oferecer correntes alternadas de entrada com reduzida THD e fator de potência próximo de um. Contudo, quanto maior o número de níveis, maior o número de semicondutores de potência empregados na estrutura do retificador; e conseqüentemente maiores são os índices de perdas totais do conversor.

Nesse contexto, surgem algumas questões a serem investigadas: é possível a operação dos retificadores ANPC e NPC com número reduzido de componentes, sendo esses controlados pela estratégia OCC? Em caso afirmativo, a estrutura continua a operar com desempenho semelhante à da topologia clássica? O trabalho de pesquisa se propõe a esclarecer estas questões.

1.2 Relevância e Contribuições do Trabalho

Ao projetar conversores eletrônicos de potência existem duas razões principais pelas quais é importante conhecer numericamente a dissipação de potência nos dispositivos semicondutores: a confiabilidade e o custo operacional do sistema.

O projeto de conversores com ênfase na confiabilidade é um tema muito recorrente. Confiabilidade é a ciência que trata da falha ao longo da vida dos componentes ou sistemas

de componentes. Um dos fatores que mais influenciam os processos de falha é a temperatura de operação dos componentes. A temperatura acelera os processos físico-químicos causadores das falhas. Desta forma, as estimativas precisas do estresse térmico dos semicondutores em diferentes condições de operação podem ser usadas em estratégias de proteção, além de aumentar a confiabilidade dos dispositivos que compõem os conversores (Munk-Nielsen et al., 2000).

Uma adequada estimativa da dissipação da potência permite prever a eficiência do conversor, e assim realizar comparações entre estruturas de conversores e otimizações de pontos operacionais das topologias propostas. Um exemplo é a aplicação da eletrônica de potência nos condicionadores de ar, nos quais um ganho de 1% a 2% resulta em uma significativa redução no custo do sistema (Munk-Nielsen et al., 2000). Além disso a estimativa correta da perda de potência também é útil para o projetista minimizar o tamanho do projeto final.

Uma forma de reduzir os custos de implementação e as perdas do conversor é através da operação de retificadores com número reduzido de componentes. No caso de retificadores multiníveis, a primeira estrutura a três níveis com número reduzido de componentes é proposta por (Zhao et al., 1995). Essa estrutura é constituída por três braços, sendo cada braço formado por 4 diodos e 2 chaves bidirecionais, como mostra a Figura 1.3. A idéia básica desta topologia é a de rearranjar os componentes semicondutores de forma que a base do circuito seja um retificador a diodos, o que limita o fluxo de potência ao sentido unidirecional.




Figura 1.3: Retificador três braços e fluxo de potência unidirecional.

Um retificador de três níveis com número reduzido de componentes e com característica de fluxo bidirecional de potência é mostrado na Figura 1.4. Essa topologia é constituída por três braços, sendo que cada braço é formado por quatro chaves bidirecionais.




Figura 1.4: Retificador três braços e fluxo de potência bidirecional.

A operação de retificadores trifásicos de três níveis com dois braços é proposto em (Lin e Wei, 2003). Tal topologia é constituída por dois braços NPC, sendo que a fase c é conectada diretamente ao ponto central do barramento cc, como mostra a Figura 1.5. Essa estrutura mantém a característica bidirecional de potência da topologia NPC.




Figura 1.5: Retificador dois braços e fluxo bidirecional de potência.

A estrutura apresentada na Figura 1.4 também pode operar com dois braços. Essa topologia é proposta em (Lin e Yang, 2005a). Da mesma forma que o NPC a dois braços, a fase c é conectada diretamente ao ponto central do barramento cc, como mostra a Figura 1.6. A estrutura mantém a característica bidirecional de potência.

Em (Corzine e Baker, 2002) é proposto uma topologia com número reduzido de componentes baseada no NPC. Na estrutura proposta as chaves bidirecionais: mais superior e mais inferior, de cada braço do conversor a diodo grampeado não são necessárias para operação de retificação. Tal estrutura, apresentada na Figura 1.7, possui desempenho equivalente à estrutura NPC clássica, mas com característica de fluxo de potência unidirecional.

A estrutura apresentada por (Corzine e Baker, 2002) também é estudada por (Tian,




Figura 1.6: Retificador dois braços e fluxo bidirecional de potência.




Figura 1.7: Retificador baseada na topologia NPC com fluxo de potência unidirecional.

Wang, Liu e Wei, 2008), sendo que neste trabalho a estratégia de controle OCC é aplicada a topologia proposta. O retificador baseado na técnica de controle OCC opera a frequência de chaveamento constante, o que é desejável para aplicações industriais. A topologia proposta controlada pela técnica OCC, com balanceamento das tensões nos capacitores, resulta em correntes senoidais de entrada e tensão do ponto neutro equilibrada.

1.3 Estratégia de Controle OCC

A Modulação por largura de pulso a frequência constante é o método mais usado no controle das chaves ativas de circuitos para processamento de potência (Smedley, 2008). Em geral, a tensão de saída, a corrente de saída e a corrente de entrada são as variáveis utilizadas nas tarefas de controle. Normalmente, esses sinais são canalizados em um controlador para gerar um sinal modulado, o qual é comparado a uma forma de onda dente de serra ou triangular, chamada portadora. O resultado dessa comparação é a modulação da largura da razão cíclica aplicada às chaves ativas do conversor.

A técnica OCC, desenvolvida no *UCI Power Eletronics Laboratory* (Smedley e Cuk, 1991; Lai e Smedley, 1998) é um método de modulação por largura de pulso não linear. Na Figura 1.9 é apresentado o núcleo básico do controle OCC. Um *clock* gera um trem de pulsos periódico que define o valor do flip-flop no início de cada ciclo de chaveamento para um. O sinal v_2 é integrado e o valor de saída é comparado ao sinal v_1 . Quando ambos os sinais nas entradas do comparador igualam seus valores, o comparador muda seu estado, que por sua vez redefine o flip-flop e o integrador para zero. Esta operação é expressa por (1.1).

$$\frac{1}{RS} \int_0^{dT} v_2 dt = v_1 \quad (1.1)$$

onde T é o período de chaveamento, d é a razão cíclica, R e C são os valores do resistor e do capacitor respectivamente.




Figura 1.8: Núcleo básico do controle OCC.

Esse processo se repete a cada ciclo de chaveamento. Com este circuito, a razão cíclica da chave é controlada de forma que o sinal gerado na saída do integrador possui um valor médio em cada ciclo de chaveamento igual ou proporcional ao valor de v_1 . Se a constante de integração é escolhida para ser idêntica a do período de chaveamento, o valor médio do sinal integrado em cada ciclo de chaveamento é igual ao sinal v_1 . Em outras palavras, a razão cíclica é modulada como mostrado a seguir:

$$v_2 d = v_1 \quad (1.2)$$

A equação (1.2) estabelece uma solução para a função polinomial de primeira ordem da razão cíclica d . Pesquisas no *UCI Power Eletronics Laboratoty* revelam que a maioria dos

conversores baseados em chaves ativas, tais como inversores, retificadores PFC, filtros ativos de potência, e FACTS (*Flexible AC Transmission Systems*), possuem funções de controle que são equações de primeira ordem polinomial (Smedley e Jin, 2005). Essa descoberta, portanto, abre uma ampla gama de aplicações para OCC.

No controle de retificadores para correção do fator de potência, a estratégia OCC tem apresentado um excelente desempenho. Soluções de controle com a técnica OCC para o retificador PFC monofásico unidirecional são apresentadas em (Qiao et al., 1999; Jiang et al., 2010). Para retificadores monofásicos ponte-completa e meia-ponte em (Bento et al., 2006). Controladores OCC para sistemas trifásicos dois níveis são indicados em (Zhang, 2009; Qiao e Smedley, 2003; Bento e da Silva, 2008). E, para retificadores trifásicos três níveis em (Qiao e Smedley, 2000; Qiao e Smedley, 2003; Tian et al., 2008).

De uma forma geral, a estratégia OCC para retificadores tem como base a emulação de uma resistência de entrada vista da rede, que é dada por $R_e = V_g/I_g$ e representa o fator de potência unitário. Na Figura ?? é apresentado o esquema para controle OCC para retificadores PFC, onde são usados apenas dois sensores (corrente de entrada e tensão de saída) e não há malha de controle de corrente nem multiplicador para a formação da referência de corrente. No Apêndice A é apresentado o diagrama de controle OCC para retificadores PFC trifásicos.




Figura 1.9: Estratégia de controle OCC para retificadores PFC.

Uma característica importante da técnica OCC é que a modulação por largura de pulso opera com portadora de amplitude variável. Logo, no bloco PWM a corrente de entrada é

comparada diretamente com a portadora, que tem sua amplitude modulada pelo regulador de tensão do barramento. A amplitude da corrente é controlada de forma a ser proporcional a amplitude da portadora, enquanto que automaticamente a fase da corrente segue a tensão da rede. Como não existe malha de controle de corrente, a técnica OCC proporciona uma resposta rápida e precisa (Bento, 2009). Essa estratégia também é denominada neste trabalho por OCC SPWM (PWM Seno-Triângulo).

A estratégia de controle SVPWM possibilita a representação dos estados (0 = bloqueio, 1 = condução) das chaves do retificador por vetores espaciais de tensão. Alguns desses vetores são chamados de nulos (ou de roda livre) e pequenos.

Uma maneira de modificar a distorção por harmônicos nos sinais de saída do retificador é controlando os tempos de aplicação dos vetores nulos para conversores dois níveis e dos vetores pequenos para conversores três níveis (de Oliveira et al., 2004). Estes tempos podem ser distribuídos segundo a variável ' μ ' ($0 \leq \mu \leq 1$), a qual é denominada de razão de distribuição vetorial.

Em (Lee et al., 1999) é mostrado que a adição de um sinal de sequência zero (v_h) adequado, às tensões de referência, permite que a modulação por portadora produza os mesmos resultados da modulação vetorial. Baseado nisso, a estratégia PWM Híbrida, proposta por (Blasko, 1996) e (Hava et al., 1997), utiliza o sinal v_h , no qual μ aparece como uma variável de projeto. Dessa forma, a alteração nos sinais de referência gera novos tempos de aplicação dos vetores nulos, o que conseqüentemente altera a qualidade dos sinais de tensão e corrente gerados pelo retificador. Portanto, a modulação híbrida apresenta os mesmos resultados da modulação vetorial com a vantagem de ser de fácil implementação e apresentar um menor esforço computacional.

A versão da estratégia OCC Híbrida, também chamada de OCC HPWM (PWM Híbrido), é facilmente conseguida através da adição da tensão v_h à tensão de fase.

1.4 Objetivos da Dissertação

Com exceção do conversor NPC (Bento, 2009) e da estrutura proposta por Corzine (Corzine e Baker, 2002), nenhum dos conversores discutidos anteriormente foi implementado utili-

zando a técnica OCC. Por esta razão, o objetivo geral desta dissertação consiste em propor a operação dos retificadores de três níveis NPC, ANPC e com número reduzido de componentes, utilizando a estratégia de controle OCC. Para tanto, é necessário contemplar alguns objetivos específicos, a citar:

1. Caracterizar adequadamente o problema tratado.
2. Investigar contribuições e trabalhos relacionados ao problema tratado.
3. Investigar a possibilidade de utilização da estratégia OCC nas estruturas NPC, ANPC e com número reduzido de componentes.
4. Averiguar o desempenho das estruturas reduzidas em relação ao desempenho das estruturas NPC e ANPC.

1.5 Publicações

No desenvolvimento deste trabalho foram aceitos dois artigos em conferência (Bento, Vieira e da Silva, 2012) e (Vieira e da Silva, 2012).

2

Retificador de três níveis NPC e ANPC

2.1 Introdução

Este capítulo apresenta as topologias NPC e ANPC, através do estudo: da configuração do sistema, do princípio de funcionamento, e da estratégia de controle OCC e OCC Híbrida aplicada a ambas estruturas. A verificação do funcionamento do sistema é realizada por meio da apresentação dos resultados de simulação e dos resultados experimentais. Ao final do capítulo são apresentadas as conclusões, que justificam o estudo a ser desenvolvido no capítulo 3.

2.2 Retificador NPC

2.2.1 Configuração do Sistema

O retificador NPC é constituído por três braços, sendo cada um composto por quatro chaves bidirecionais e dois diodos de grampeamento. Essas chaves formam duas células básicas de comutação: a célula 1 (S_1 - S_{1c}); e a célula 2 (S_2 - S_{2c}).

Na Figura 2.1, que mostra a topologia NPC: v_a , v_b e v_c representam as tensões de fase do sistema AC trifásico; L_a , L_b e L_c são as indutâncias de entrada; C_1 e C_2 são os capacitores do barramento CC; e R_1 e R_2 , representam a carga do sistema. A tensão no ponto N é definida como tensão de Ponto Neutro (PN) e a tensão E do barramento é dividida igualmente entre

os capacitores. Portanto, as tensões de pólo podem ser iguais a: $E/2$, 0 e $-E/2$.




Figura 2.1: Topologia do retificador NPC.

As quedas de tensões médias entre os pontos A, B, e C e o ponto O (neutro da rede) são iguais as tensões de fase menos as quedas de tensões nos indutores:

$$\begin{cases} v_{AO} = v_a - j\omega_g L i_a \\ v_{BO} = v_b - j\omega_g L i_b \\ v_{CO} = v_c - j\omega_g L i_c \end{cases} \quad (2.1)$$

onde L denota o mesmo valor para as indutâncias L_a , L_b e L_c , ω_g é a frequência angular da rede, e i_a , i_b e i_c são as correntes médias nos indutores num ciclo de chaveamento.

Normalmente, as impedâncias de L_a , L_b e L_c na frequência da rede, são muito pequenas. Logo, as quedas de tensão nestes indutores, dadas por $j\omega_g L i$ são também muito pequenas, quando comparadas com as tensões de fase em questão (Bento, 2009). Dessa forma, tais quedas podem ser negligenciadas, o que permite assumir a simplificação:

$$j\omega_i L = 0 \quad (2.2)$$

Substituindo (2.2) em (2.1) tem-se as tensões entre os pontos A, B e C e o ponto O, iguais as tensões de fase:

$$\begin{cases} v_a = v_{AO} = V_g \sin(\omega_g t) \\ v_b = v_{BO} = V_g \sin(\omega_g t - 2\pi/3) \\ v_c = v_{CO} = V_g \sin(\omega_g t + 2\pi/3) \end{cases} \quad (2.3)$$

Essa mesma análise é válida para as demais estruturas retificadoras apresentadas neste trabalho.

2.2.2 Princípio de Funcionamento

A estratégia de modulação aplicada ao NPC produz três estados de comutação: N , O e P , os quais são apresentados na Figura 2.2. O estado N é obtido quando as chaves S_{1c} e S_{2c} estão conduzindo. De forma complementar, o estado P é conseguido quando as chaves S_{1c} e S_{2c} estão bloqueadas. E quando as chaves S_{1c} e S_2 estão conduzindo, o estado O é obtido. Tal seqüência de chaveamento é mostrada na Tabela 2.1.




Figura 2.2: Estados de comutação para NPC (a) N (b) O e (c) P.

Tabela 2.1: Seqüência de Chaveamento para o NPC.

Tensão de pólo (V_{XN})	Estado de Comutação	Seq. de Chaveamento			
		S_1	S_{1c}	S_2	S_{2c}
$-E/2$	N	0	1	0	1
0	O	0	1	1	0
$E/2$	P	1	0	1	0

Baseado nos estados de chaveamento da Tabela 2.1, as tensões médias de pólo são dadas conforme 2.4.

$$\begin{cases} v_{AN} = (sgn_a - d_{a(2-sgna)c})E/2; & d_{a(1+sgna)c} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b(2-sgnb)c})E/2; & d_{b(1+sgnb)c} = 1 - sgn_b \\ v_{CN} = (sgn_c - d_{c(2-sgnc)c})E/2; & d_{c(1+sgnc)c} = 1 - sgn_c \end{cases} \quad (2.4)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (2.4) pode-se concluir que são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada por $(1 - d_{x1c})E/2$ e outra para comparação com sinais de referência negativos, dada por $-d_{x2c}E/2$.

2.2.3 Estratégia de Controle OCC

Baseado na lei de Kirchhoff aplicada aos lados AC do sistema, o comportamento do retificador pode ser expresso por:

$$\begin{cases} L_a(di_a/dt) = v_{AN} - v_a \\ L_b(di_b/dt) = v_{BN} - v_b \\ L_c(di_c/dt) = v_{CN} - v_c \end{cases} \quad (2.5)$$

Como a frequência de comutação utilizada é muito maior que a frequência de linha, as correntes nos indutores de entrada não mudam muito em um ciclo de chaveamento. Logo, é possível assumir a seguinte simplificação:

$$di/dt = 0 \quad (2.6)$$

Substituindo (2.6) em (2.5) tem-se as tensões de fase iguais as tensões de pólo, como mostra (2.7). Dessa forma se promove o desacoplamento entre as fases.

$$\begin{cases} v_a = v_{AN} \\ v_b = v_{BN} \\ v_c = v_{CN} \end{cases} \quad (2.7)$$

Para operação com fator de potência unitário, as correntes de entrada devem estar em fase com as tensões de fase de entrada. Portanto:

$$v_x = R_e i_x \quad (2.8)$$

onde $x=\{a,b,c\}$ e R_e é a resistência emulada proposta pela estratégia de controle OCC.

Substituindo (2.7) em (2.4) tem-se que:

$$\begin{cases} v_a = (sgn_a - d_{a(2-sgna)c})E/2 \\ v_b = (sgn_b - d_{b(2-sgnb)c})E/2 \\ v_c = (sgn_c - d_{c(2-sgnc)c})E/2 \end{cases} \quad (2.9)$$

Aplicando (2.8) em (2.9):

$$\begin{cases} R_e i_a = (sgn_a - d_{a(2-sgna)c})E/2 \\ R_e i_b = (sgn_b - d_{b(2-sgnb)c})E/2 \\ R_e i_c = (sgn_c - d_{c(2-sgnc)c})E/2 \end{cases} \quad (2.10)$$

Considerando a resistência equivalente do sensor utilizado para obter os valores de i_a , i_b e i_c , (2.10) fica:

$$\begin{cases} R_s i_a = (sgn_a - d_{a(2-sgn_a)c}) R_s E / 2R_e \\ R_s i_b = (sgn_b - d_{b(2-sgn_b)c}) R_s E / 2R_e \\ R_s i_c = (sgn_c - d_{c(2-sgn_c)c}) R_s E / 2R_e \end{cases} \quad (2.11)$$

Definindo-se $v_m = R_s E / 2R_e$, (2.11) pode ser simplificado, como mostra (2.12).

$$\begin{cases} R_s i_a = (sgn_a - d_{a(2-sgn_a)c}) v_m \\ R_s i_b = (sgn_b - d_{b(2-sgn_b)c}) v_m \\ R_s i_c = (sgn_c - d_{c(2-sgn_c)c}) v_m \end{cases} \quad (2.12)$$

A modulação por largura de pulso que expressa a equação (2.12) é apresentada na Figura 2.3.




Figura 2.3: Modulação por largura de pulso da estratégia OCC para NPC.

Entretanto, também se deve levar em consideração que a carga de cada capacitor quando o conversor está operando como retificador (ou descarga, quando operando como inversor) é diferente. Isso se dá devido ao processo de carga dos capacitores ocorrer a cada meio ciclo, o que ocasiona tensões desbalanceadas nos diferentes níveis (Lai e Peng, 1995). Se as tensões nos dois capacitores do barramento não são iguais, os níveis harmônicos do lado ac irão aumentar, provavelmente ocasionando a destruição das chaves de potência (Tian et al., 2008).

Para evitar esse problema vários métodos de controle têm sido propostos para corrigir O

desbalanceamento entre as tensões dos capacitores C_1 e C_2 do barramento. O regulador para balanceamento é implementado com base no erro de tensão do PN, injetando uma tensão de seqüência zero aos terminais das tensões de entrada:

$$\begin{cases} v_a = R_s i_a + v_o \\ v_b = R_s i_b + v_o \\ v_c = R_s i_c + v_o \end{cases} \quad (2.13)$$

Uma forma simples de se obter a tensão de seqüência zero v_o é tornando v_o proporcional a tensão de PN, como mostra a equação (2.14). O diagrama em blocos para a obtenção de v_o é dado na Figura 2.4.

$$v_o = K v_{PN} \quad (2.14)$$




Figura 2.4: Diagrama para obter tensão de seqüência zero.

Dessa forma a equação (2.12) fica:

$$\begin{cases} R_s i_a + v_o = (sgn_a - d_{a(2-sgn_a)c})v_m \\ R_s i_b + v_o = (sgn_b - d_{b(2-sgn_b)c})v_m \\ R_s i_c + v_o = (sgn_c - d_{c(2-sgn_c)c})v_m \end{cases} \quad (2.15)$$

A equação (2.15) é a equação de controle OCC do retificador NPC, utilizando a estratégia de modulação SPWM.

2.2.4 Estratégia de Controle OCC Híbrida

Para aplicação do PWM Híbrido na estratégia OCC para o NPC, primeiramente, a partir de (2.9), são definidas as fases x, y e z ordenadas pelo valor das razões cíclicas d_{mn} , d_{md} e d_{mx} , respectivamente:

$$\begin{cases} v_x = (sgn_x - d_{min})E/2 \\ v_y = (sgn_y - d_{med})E/2 \\ v_z = (sgn_z - d_{max})E/2 \end{cases} \quad (2.16)$$

Na implementação da estratégia OCC Híbrida uma tensão de modo comum v_h é aplicada às três tensões de fase, logo:

$$\begin{cases} v_x + v_h = (sgn_x - d_x)E/2 \\ v_y + v_h = (sgn_y - d_y)E/2 \\ v_z + v_h = (sgn_z - d_z)E/2 \end{cases} \quad (2.17)$$

Na Figura 2.5 é apresentado para as três fases o princípio de modulação por largura de pulso aplicado a estratégia OCC, onde as razões cíclica d_x , d_y e d_z referem-se às chaves inferiores da cada braço.

Neste estudo, a razão de distribuição vetorial é obtida pela divisão do intervalo de aplicação do vetor redundante no centro do período de chaveamento, pelo período total de aplicação dos vetores redundantes:

$$\mu = \frac{t_{p2}}{t_p} = \frac{d_{p2}}{d_p} \quad (2.18)$$

Em (2.18), t_{p2} é o intervalo de aplicação do vetor pequeno no centro do período de chaveamento, dado por (2.19); enquanto que t_p é o intervalo total de aplicação dos vetores pequenos, dado por (2.20).

$$t_{p2} = (1 - d_z)T_s \quad (2.19)$$

$$t_p = t_{p1} + t_{p2} \quad (2.20)$$

Em (2.20), t_{p1} é o intervalo de aplicação do vetores pequenos nas extremidades do período de chaveamento, dado por:

$$t_{p1} = d_x T_s \quad (2.21)$$

Substituindo (2.19) e (2.21) em (2.20), obtém-se a duração total de aplicação dos vetores pequenos:

$$t_p = (1 + d_x - d_z) \quad (2.22)$$

Em seguida, substituindo (2.19) e (2.22) em (2.18) tem-se a razão de distribuição vetorial dos vetores pequenos:

$$\mu = \frac{1 - d_z}{d_x + 1 - d_z} \quad (2.23)$$

A obtenção de v_h é conseguida, inicialmente, pela manipulação de (2.16) e (2.17), considerando apenas d_{mn} , d_{md} e d_{mx} em (2.16):

$$\begin{cases} v_h = (d_{min} - d_x)E/2 \\ v_h = (d_{max} - d_y)E/2 \end{cases} \quad (2.24)$$




Figura 2.5: Modulação por largura de pulso baseado na razão de distribuição do vetor nulo μ com pulsos simétricos.

Substituindo (2.23) em (2.24) se chega à expressão da tensão de seqüência zero v_n , que

é função das razões cíclicas máximas e mínimas e do μ aplicado:

$$v_h = [\mu(1 + d_{min} - d_{max}) - (1 - d_{max})]E/2 \quad (2.25)$$

Por fim, a estratégia OCC Híbrida é facilmente conseguida através da adição da tensão v_h às tensões de nnn fase em (2.12), conforme mostra (2.26).

$$\begin{cases} R_s i_a + v_h = (sgn_a - d_{a(2-sgn_a)})v_m \\ R_s i_b + v_h = (sgn_b - d_{b(2-sgn_b)})v_m \\ R_s i_c + v_h = (sgn_c - d_{c(2-sgn_c)})v_m \end{cases} \quad (2.26)$$

O processo de modulação é o mesmo mostrado na Figura 2.3.

2.2.5 Resultados de Simulação

O comportamento do retificador NPC, utilizando a técnica de controle OCC e OCC Híbrida, é inicialmente apresentado através de resultados de simulações. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice B.

A Figura 2.6 apresenta os resultados de simulação do retificador NPC com OCC. Na Figura 2.6(a) observa-se que a tensão do barramento está equilibrada, uma vez que a tensão nos capacitores C_1 e C_2 equivale a $E/2$. A Figura 2.6(b) apresenta as correntes de entrada, as quais são senoidais e equilibradas. As tensões de linha observadas nas Figuras 2.6(c) e 2.6(d) mostram os cinco níveis de tensão esperados. A tensão de linha observada na Figura 2.6(c) parece simétrica, no entanto a Figura 2.6(d) mostra que são introduzidos harmônicos pares (Wu, 2006). Por último, as tensões de pólo ilustradas nas Figuras 2.6(e) e 2.6(f) apresentam os três níveis esperados: $175V$ ($E/2$), $0V$ (zero) e $-175V$ ($-E/2$); o que confirma o equilíbrio das tensões no barramento cc.

A Figura 2.7 mostra os resultados de simulação do retificador NPC com OCC Híbrido ($\mu = 0.5$). Na Figura 2.7(a) são mostradas as tensões no barramento cc, na qual observa-se que as tensões nos capacitores estão equilibradas e iguais a $E/2$. Na Figura 2.7(b) apresenta-se as correntes de entrada senoidais e equilibradas. Pode-se notar que as correntes possuem *ripple* no pico da forma de onda, característico da estratégia de controle OCC Híbrido. As tensões de linha mostradas nas Figuras 2.7(c) - 2.7(d) apresentam os cinco níveis de tensão esperados. Por fim, a tensão de pólo ilustrada nas Figuras 2.7(e) - 2.7(f) reafirma que as




Figura 2.6: Resultados de simulação para NPC com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

tensões no barramento cc estão equilibradas uma vez que tem-se os três níveis de tensão esperados: 175V ($E/2$), 0V (zero) e -175V ($-E/2$).




Figura 2.7: Resultados de simulação para NPC com OCC Híbrido ($\mu = 0.5$) (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

A Figura 2.8 apresenta a tensão de pólo média para $\mu = 0.5$.

A Figura 2.9 mostra a sobreposição da referência modificada utilizada na estratégia OCC Híbrida ($\mu = 0.5$) com a corrente de entrada. Pode-se observar que a corrente de entrada para a técnica HPWM possui um leve *ripple* no pico. Essas formas de ondas são idênticas




Figura 2.8: Tensão de pólo média para NPC com OCC Híbrido.

para as demais estruturas apresentadas neste trabalho.




Figura 2.9: Comparação entre referência modificada ($R_s i_a + v_h$) para OCC Híbrido ($\mu = 0.5$) e a corrente de entrada.

2.2.6 Resultados Experimentais

Os resultados experimentais são obtidos a partir de uma plataforma de desenvolvimento experimental controlado pelo processador digital de sinais TMS320F28335. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice B.

A Figura 2.10 apresenta os resultados experimentais para o caso do retificador NPC operando com OCC. As curvas mostradas nessa figura são: (a) tensões no barramento, (b) correntes de entrada, (c) e (d) tensão de linha; e (e) e (f) tensões de pólo.

Os resultados experimentais para o caso do retificador NPC operando com OCC Híbrido para modulação contínua ($\mu=0.5$) são apresentados na Figura 2.11. As curvas mostradas nessa figura são: (a) tensões no barramento, (b) correntes de entrada, (c) e (d) tensão de linha; (e) e (f) tensões de pólo e (g) tensão de pólo média. A Figura 2.12 apresenta a tensão




Figura 2.10: Resultados experimentais para NPC com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).

de pólo média para $\mu=0.5$.




Figura 2.11: Resultados experimentais para NPC com OCC Híbrido ($\mu=0.5$) (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).

Para ambas estratégias de controle OCC e OCC Híbrida, os resultados experimentais correspondem aos resultados simulados.




Figura 2.12: Tensão de pólo média (200V/Div) para NPC com OCC Híbrido.

2.3 Retificador ANPC

2.3.1 Configuração do Sistema

O conversor NPC possui a desvantagem de uma distribuição desigual de perdas entre os dispositivos que constituem sua estrutura. Assim, devido à distribuição de perdas desbalanceada, a frequência de chaveamento e a potência de saída do conversor são limitas (Attaianese et al., 2010).

Em 2001, Brückner and Bernet apresentaram uma variação da topologia NPC, a qual é chamada de ANPC (*Active Neutral Point Clamped*) ou NPC ativo. Essa estrutura tem por objetivo produzir uma distribuição mais igualitária da temperatura de junção dos semicondutores, permitindo um aumento da potência de saída do conversor em operação normal (Bruckner e Bemet, 2001; Bruckner et al., 2005).

A estrutura ANPC é constituída por três braços, sendo cada um composto por 6 chaves bidirecionais, como mostra a Figura 2.13. Essas chaves formam três células básicas de comutação: a célula superior (S_1-S_{1c}), a célula central (S_2-S_{2c}), e a célula inferior (S_3-S_{3c}).

2.3.2 Princípio de Funcionamento

A topologia ANPC permite mais que uma possibilidade de chaveamento para o estado zero; o que conseqüentemente habilita a realização de três tipos de modulação por largura de pulso (PWM-1, PWM-2 e PWM-3). Essas estratégias diferem pelo tipo de comutação e pelo número de estados de chaveamento para obtenção do nível zero.




Figura 2.13: Topologia do retificador ANPC.

As estratégias de modulação aplicadas ao ANPC possibilitam oito estados de comutação: N_1 , N_2 , O_1^- , O_2^- , O_1^+ , O_2^+ , P_1 e P_2 , os quais são apresentados na Figura 2.14.




Figura 2.14: Estados de comutação para ANPC (a) N_1 (b) N_2 (c) O_1^- (d) O_2^- (e) O_1^+ (f) O_2^+ (g) P_1 e (h) P_2 .

Os estados zero redundantes são os responsáveis pela distribuição mais equilibrada das perdas entre os dispositivos de potência que compõe o ANPC (Floricaud et al., 2008). As estratégias PWM-1 e PWM-2 permitem duas possibilidades de chaveamento para obtenção do estado zero, enquanto que a estratégia PWM-3 habilita quatro possibilidades. As três estratégias PWM são analisadas a seguir.

• **Estratégia PWM-1:**

No caso da estratégia PWM-1 quatro estados de chaveamento são obtidos: N_1 , O_1^- , O_1^+ e P_1 , como mostra a Tabela 2.2. Para obtenção do estado P_1 , S_1 conduz, S_{1c} é bloqueada e a célula 3 é grampeada em zero. O estado N_1 é conseguido quando S_3 está bloqueado, S_{3c} está conduzindo e a célula 1 é grampeada em zero. O nível de tensão zero é obtido através de dois estados de chaveamento: O_1^- , quando a tensão de referência é negativa e O_1^+ , quando a tensão de referência é positiva. Para O_1^- , as chaves S_{2c} e S_3 conduzem, enquanto que para O_1^+ , as chaves S_{1c} e S_2 conduzem.

Tabela 2.2: Seqüência de Chaveamento para o ANPC PWM-1.

Tensão de pólo (V_{XN})	Estado de Comutação	Seqüência de Chaveamento					
		S_1	S_{1c}	S_2	S_{2c}	S_3	S_{3c}
$-E/2$	N_1	0	0	0	1	0	1
0	O_1^-	0	0	0	1	1	0
0	O_1^+	0	1	1	0	0	0
$E/2$	P_1	1	0	1	0	0	0

Baseado na seqüência de chaveamento da Tabela 2.2, pode-se perceber que a célula 1 e 3 comutam a elevada freqüência, enquanto que a célula 2 comuta a baixa freqüência, a qual é equivalente a freqüência da tensão de referência. Portanto, as tensões médias de pólo são dadas por:

$$\begin{cases} v_{AN} = (sgn_a - d_{a(3-2sgna)c})E/2; & d_{a(1+2sgna)c} = 0; & d_{a2c} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b(3-2sgnb)c})E/2; & d_{b(1+2sgnb)c} = 0; & d_{b2c} = 1 - sgn_b \\ v_{CN} = (sgn_c - d_{c(3-2sgnc)c})E/2; & d_{c(1+2sgnc)c} = 0; & d_{c2c} = 1 - sgn_c \end{cases} \quad (2.27)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (2.27) pode-se concluir que para realização da estratégia PWM-1 são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada

por $(1 - d_{x1c})E/2$ e outra para comparação com sinais de referência negativos, dada por $-d_{x3c}E/2$.

• **Estratégia PWM-2:**

Para a estratégia PWM-2 também são obtidos quatro estados de chaveamento : N_2 , O_2^- , O_2^+ e P_2 , conforme mostra a Tabela 2.3. O estado P_2 é conseguido quando S_{1c} , S_{2c} e S_{3c} estão bloqueadas. Enquanto que, o estado N_2 é obtido quando S_{1c} , S_{2c} e S_{3c} estão conduzindo. O nível de tensão zero é obtido através de dois estados de chaveamento: O_2^- e O_2^+ . O estado O_2^- é conseguido quando a tensão de referência é negativa e S_{1c} , S_2 e S_{3c} estão conduzindo. De forma complementar, o estado O_2^+ é obtido quando a tensão de referência é positiva e S_1 , S_{2c} e S_3 estão conduzindo.

Tabela 2.3: Seqüência de Chaveamento para o ANPC PWM-2.

Tensão de pólo (V_{XN})	Estado de Comutação	Seqüência de Chaveamento					
		S_1	S_{1c}	S_2	S_{2c}	S_3	S_{3c}
$-E/2$	N_2	0	1	0	1	0	1
0	O_2^-	0	1	1	0	0	1
0	O_2^+	1	0	0	1	1	0
$E/2$	P_2	1	0	1	0	1	0

Analisando os estados de chaveamento da Tabela 2.3, pode-se perceber que a célula 2 comuta a elevada freqüência, enquanto as outras células comutam a baixa freqüência, a qual é equivalente a freqüência da tensão de referência. Logo, as tensões médias de pólo são dadas por:

$$\begin{cases} v_{AN} = (sgn_a - d_{a2c})E/2; & d_{a1c} = d_{a3c} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b2c})E/2; & d_{b1c} = d_{b3c} = 1 - sgn_b \\ v_{CN} = (sgn_c - d_{c2c})E/2; & d_{c1c} = d_{c3c} = 1 - sgn_c \end{cases} \quad (2.28)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (2.28) pode-se concluir que para realização da estratégia PWM-2 são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada por $(1 - d_{x2c})E/2$ e outra para comparação com sinais de referência negativos, dada por $-d_{x2}E/2$.

• **Estratégia PWM-3:**

A estratégia PWM-3 produz seis estados de chaveamento: P_2 , N_2 , O_1^- , O_2^- , O_1^+ e O_2^+ . Os estados P_2 , O_1^+ e O_2^+ são obtidos quando a tensão de referência é positiva, enquanto que os estados N_2 , O_1^- e O_2^- são conseguidos quando a tensão de referência é negativa.

Na Tabela 2.4, as seqüências de comutação para obtenção dos estados O_1^- e O_1^+ são idênticas as produzidas pelo PWM-1. Por outro lado, as seqüências de chaveamento para P_2 , N_2 , O_2^- , O_2^+ são iguais as geradas pelo PWM-2.

Tabela 2.4: Seqüência de Chaveamento para o ANPC PWM-3.

Tensão de pólo (V_{XN})	Estado de Comutação	Seqüência de Chaveamento					
		S_1	S_{1c}	S_2	S_{2c}	S_3	S_{3c}
$-E/2$	N_2	0	1	0	1	0	1
0	O_1^-	0	0	0	1	1	0
0	O_2^-	0	1	1	0	0	1
0	O_1^+	0	1	1	0	0	0
0	O_2^+	1	0	0	1	1	0
$E/2$	P_2	1	0	1	0	1	0

Baseado nos estados de chaveamento da Tabela 2.4, as tensões médias de pólo são dadas por::

$$\begin{cases} v_{AN} = (sgn_a - d_{a2c})(sgn_a - d_{(3-2sgn_a)c})E/2; & d_{a3c}sgn_a + d_{a1}(1 - sgn_a) = 0 \\ v_{BN} = (sgn_b - d_{b2c})(sgn_b - d_{(3-2sgn_b)c})E/2; & d_{b3c}sgn_b + d_{b1}(1 - sgn_b) = 0 \\ v_{CN} = (sgn_c - d_{c2c})(sgn_c - d_{(3-2sgn_c)c})E/2; & d_{c3c}sgn_c + d_{c1}(1 - sgn_c) = 0 \end{cases} \quad (2.29)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (2.29) pode-se concluir que são necessárias duas portadoras triangulares: uma dada por $(1 - d_{x2c})(1 + d_{x1c})$ e outra dada por $(-d_{x2c})(+d_{x3c})$; sendo uma defasada da outra horizontalmente por meio período de comutação ($T_s/2$).

2.3.3 Estratégia de Controle OCC e OCC Híbrida

Baseado na lei de Kirchhoff aplicada ao lado AC do sistema, o comportamento do retificador ANPC é idêntico ao NPC, como indica a (2.5). Dessa forma, as tensões de fase são iguais

as tensões de pólo, o que promove o desacoplamento entre as fases. A seguir são analisadas as estratégias OCC e OCC Híbrida para os três tipos de PWM.

• **Estratégia PWM-1:**

$$\begin{cases} v_a = (sgn_a - d_{a(3-2sgna)c})E/2 \\ v_b = (sgn_b - d_{b(3-2sgnb)c})E/2 \\ v_c = (sgn_c - d_{c(3-2sgnc)c})E/2 \end{cases} \quad (2.30)$$

Para obtenção da estratégia OCC, aplica-se a resistência emulada às tensões de fase em (2.30):

$$\begin{cases} R_e i_a = (sgn_a - d_{a(3-2sgna)c})E/2 \\ R_e i_b = (sgn_b - d_{b(3-2sgnb)c})E/2 \\ R_e i_c = (sgn_c - d_{c(3-2sgnc)c})E/2 \end{cases} \quad (2.31)$$

Sendo que os sensores produzem sinais de tensão dados pelo produto das correntes de fase pelas resistências de saída dos próprios sensores, a equação 2.30 pode ser reescrita como:

$$\begin{cases} R_s i_a = (sgn_a - d_{a(3-2sgna)c})v_m \\ R_s i_b = (sgn_b - d_{b(3-2sgnb)c})v_m \\ R_s i_c = (sgn_c - d_{c(3-2sgnc)c})v_m \end{cases} \quad (2.32)$$

onde $v_m = (R_s E)/(2R_e)$, é a variável de controle que define a amplitude das portadoras triangulares.

A modulação por largura de pulso que expressa a equação (2.32) é apresentada na Figura 2.15.

Considerando o balanceamento das tensões nos capacitores do barramento cc, adiciona-se às tensões de entrada a tensão v_o definida em (2.14).

$$\begin{cases} R_s i_a + v_o = (sgn_a - d_{a(3-2sgna)c})v_m \\ R_s i_b + v_o = (sgn_b - d_{b(3-2sgnb)c})v_m \\ R_s i_c + v_o = (sgn_c - d_{c(3-2sgnc)c})v_m \end{cases} \quad (2.33)$$

Dessa forma a equação (2.33) é a equação de controle OCC para os retificadores ANPC PWM-1.

Para obtenção da estratégia OCC Híbrida adiciona-se a tensão v_h às tensões de fase em (2.32), conforme mostra (2.34).

$$\begin{cases} R_s i_a + v_h = (sgn_a - d_{a(3-2sgna)c})v_m \\ R_s i_b + v_h = (sgn_b - d_{b(3-2sgnb)c})v_m \\ R_s i_c + v_h = (sgn_c - d_{c(3-2sgnc)c})v_m \end{cases} \quad (2.34)$$




Figura 2.15: Modulação por largura de pulso da estratégia OCC para ANPC PWM-1.

A equação (2.34) é a equação de controle OCC Híbrida para os retificadores ANPC PWM-1. A modulação por largura de pulso que expressa essa equação é a mesma utilizada para a estratégia OCC aplicada ao ANPC PWM-1.

- **Estratégia PWM-2:**

$$\begin{cases} v_a = (sgn_a - d_{a2c})E/2 \\ v_b = (sgn_b - d_{b2c})E/2 \\ v_c = (sgn_c - d_{c2c})E/2 \end{cases} \quad (2.35)$$

Aplicando a resistência emulada proposta pela estratégia OCC às tensões de fase em (2.35), tem-se que:

$$\begin{cases} R_e i_a = (sgn_a - d_{a2c})E/2 \\ R_e i_b = (sgn_b - d_{b2c})E/2 \\ R_e i_c = (sgn_c - d_{c2c})E/2 \end{cases} \quad (2.36)$$

Em seguida, aplicando em (2.36), a variável $v_m = R_s E / 2 R_e$, se chega a:

$$\begin{cases} R_s i_a = (sgn_a - d_{a2c})v_m \\ R_s i_b = (sgn_b - d_{b2c})v_m \\ R_s i_c = (sgn_c - d_{c2c})v_m \end{cases} \quad (2.37)$$




Figura 2.16: Modulação por largura de pulso de estratégia OCC para ANPC PWM-2.

A modulação por largura de pulso que expressa a equação 2.37 é apresentada na Figura 2.16.

Adicionando-se a tensão de seqüência zero para balanceamento das tensões nos capacitores, se chega a equação de controle OCC para os retificadores ANPC PWM-2:

$$\begin{cases} R_s i_a + v_o = (sgn_a - d_{a2c})v_m \\ R_s i_b + v_o = (sgn_b - d_{b2c})v_m \\ R_s i_c + v_o = (sgn_c - d_{c2c})v_m \end{cases} \quad (2.38)$$

De forma similar a modulação PWM-1, para obtenção da estratégia OCC Híbrida adiciona-se a tensão v_h às tensões de fase em (2.37), conforme mostra (2.39).

$$\begin{cases} R_s i_a + v_h = (sgn_a - d_{a2c})v_m \\ R_s i_b + v_h = (sgn_b - d_{b2c})v_m \\ R_s i_c + v_h = (sgn_c - d_{c2c})v_m \end{cases} \quad (2.39)$$

A equação (2.39) é a equação de controle OCC Híbrida para os retificadores ANPC PWM-2. A modulação por largura de pulso que expressa essa equação é a mesma utilizada para a estratégia OCC aplicada ao ANPC PWM-2.

- **Estratégia PWM-3:**

$$\begin{cases} v_a = [(sgn_a - d_{a2c})][(sgn_a - d_{(3-2sgn_a)c})]E/2 \\ v_b = [(sgn_b - d_{b2c})][(sgn_b - d_{(3-2sgn_b)c})]E/2 \\ v_c = [(sgn_c - d_{c2c})][(sgn_c - d_{(3-2sgn_c)c})]E/2 \end{cases} \quad (2.40)$$

Para obtenção da estratégia OCC, aplica-se a resistência emulada às tensões de fase em (2.40):

$$\begin{cases} R_e i_a = [(sgn_a - d_{a2c})][(sgn_a - d_{(3-2sgn_a)c})]E/2 \\ R_e i_b = [(sgn_b - d_{b2c})][(sgn_b - d_{(3-2sgn_b)c})]E/2 \\ R_e i_c = [(sgn_c - d_{c2c})][(sgn_c - d_{(3-2sgn_c)c})]E/2 \end{cases} \quad (2.41)$$

Aplicando em (2.41), a variável de controle $v_m = R_s E/2R_e$, que define a amplitude das portadoras triangulares se chega a:

$$\begin{cases} R_s i_a = [(sgn_a - d_{a2c})][(sgn_a - d_{(3-2sgn_a)c})]E/2 \\ R_s i_b = [(sgn_b - d_{b2c})][(sgn_b - d_{(3-2sgn_b)c})]E/2 \\ R_s i_c = [(sgn_c - d_{c2c})][(sgn_c - d_{(3-2sgn_c)c})]E/2 \end{cases} \quad (2.42)$$

A modulação por largura de pulso que expressa a equação 2.42 é apresentada na Figura 2.17.




Figura 2.17: Modulação por largura de pulso de estratégia OCC para ANPC PWM-3.

Por último, adicionando-se a tensão v_o às tensões de fase se obtém a equação de controle OCC para retificadores ANPC PWM-3:

$$\begin{cases} R_s i_a + v_o = [(sgn_a - d_{a2c})][(sgn_a - d_{(3-2sgna)c})]E/2 \\ R_s i_b + v_o = [(sgn_b - d_{b2c})][(sgn_b - d_{(3-2sgnb)c})]E/2 \\ R_s i_c + v_o = [(sgn_c - d_{c2c})][(sgn_c - d_{(3-2sgnc)c})]E/2 \end{cases} \quad (2.43)$$

Para obtenção da estratégia OCC Híbrida adiciona-se a tensão v_h às tensões de fase em (2.42), conforme mostra (2.44).

$$\begin{cases} R_s i_a + v_h = [(sgn_a - d_{a2c})][(sgn_a - d_{(3-2sgna)c})]E/2 \\ R_s i_b + v_h = [(sgn_b - d_{b2c})][(sgn_b - d_{(3-2sgnb)c})]E/2 \\ R_s i_c + v_h = [(sgn_c - d_{c2c})][(sgn_c - d_{(3-2sgnc)c})]E/2 \end{cases} \quad (2.44)$$

A equação (2.44) é a equação de controle OCC Híbrida para os retificadores ANPC PWM-3. A modulação por largura de pulso que expressa essa equação é a mesma utilizada para a estratégia OCC aplicada ao ANPC PWM-3.

2.3.4 Resultados de Simulação

O comportamento do retificador ANPC, utilizando a técnica de controle OCC e OCC Híbrida, é apresentado através de resultados de simulações. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice B.

- **Estratégia PWM-1:**

A Figura 2.18 apresenta os resultados de simulação do retificador ANPC PWM-1 com OCC, onde: na Figura 2.18(a) são mostradas as tensões do barramento, na Figura 2.18(b) apresenta-se as correntes de entrada e nas Figuras 2.18(c) - 2.18(f) tem-se as tensões de linha e de pólo.

A Figura 2.19 mostra os resultados de simulação do retificador ANPC PWM-1 com OCC Híbrido ($\mu = 0.5$), onde: na Figura 2.19(a) são mostradas as tensões no barramento, na Figura 2.19(b) apresenta-se as correntes de entrada e nas Figuras 2.19(c) - 2.19(f) tem-se as tensões de linha e de pólo. Na Figura 2.19(g) é mostrada a tensão de pólo média.




Figura 2.18: Resultados de simulação para ANPC PWM-1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.




Figura 2.19: Resultados de simulação para ANPC PWM-1 com OCC Híbrido ($\mu = 0.5$) (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo (g) Tensão de pólo média.

- **Estratégia PWM-2:**

A Figura 2.20 apresenta os resultados de simulação do retificador ANPC PWM-2 com OCC, onde: na Figura 2.20(a) são mostradas as tensões do barramento, na Figura 2.20(b) apresenta-se as correntes de entrada e nas Figuras 2.20(c) - 2.20(f) tem-se as tensões de linha e de pólo.

A Figura 2.21 mostra os resultados de simulação do retificador ANPC PWM-2 com OCC Híbrido ($\mu = 0.5$), onde: na Figura 2.21(a) são mostradas as tensões no barramento, na Figura 2.21(b) apresenta-se as correntes de entrada e nas Figuras 2.21(c) - 2.21(f) tem-se as tensões de linha e de pólo. Na Figura 2.21(g) é mostrada a tensão de pólo média.




Figura 2.20: Resultados de simulação para ANPC PWM-2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.




Figura 2.21: Resultados de simulação para ANPC PWM-2 com OCC Híbrido ($\mu = 0.5$) (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo (g) Tensão de pólo média.

- **Estratégia PWM-3:**

A Figura 2.22 apresenta os resultados de simulação do retificador ANPC PWM-3 com OCC, onde: na Figura 2.22(a) são mostradas as tensões do barramento, na Figura 2.22(b) apresenta-se as correntes de entrada e nas Figuras 2.22(c) - 2.22(f) tem-se as tensões de linha e de pólo.

A Figura 2.23 mostra os resultados de simulação do retificador ANPC PWM-3 com OCC Híbrido ($\mu = 0.5$), onde: na Figura 2.23(a) são mostradas as tensões no barramento, na Figura 2.23(b) apresenta-se as correntes de entrada e nas Figuras 2.23(c) - 2.23(f) tem-se as tensões de linha e de pólo. Na Figura 2.23(g) é mostrada a tensão de pólo média.




Figura 2.22: Resultados de simulação para ANPC PWM-3 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.




Figura 2.23: Resultados de simulação para ANPC PWM-3 com OCC Híbrido ($\mu = 0.5$) (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo (g) Tensão de pólo média.

Pode-se notar que o ANPC operando com os três tipos de modulação por largura de pulso (PWM-1, PWM-2 e PWM-3), com a estratégia de controle OCC, possui resultados de simulação muito parecidos. Para os três tipos de modulação a tensão no barramento cc está equilibrado, ou seja, a tensão nos capacitores C_1 e C_2 equivale a $E/2$. As correntes de entrada trifásicas mostradas são senoidais e equilibradas. As tensões de linha ilustram cinco níveis de tensão e ilustram a presença de harmônicos pares (Wu, 2006). E por último, as tensões de pólo apresentam os três níveis de tensões desejados ($175V-E/2$, OV -zero e $-175V-E/2$), confirmando o equilíbrio das tensões no barramento cc.

No caso do ANPC operando com os três tipos de modulação por largura de pulso (PWM-1, PWM-2 e PWM-3), com a estratégia de controle OCC Híbrido, pode-se observar que os resultados de simulação também são muito semelhantes. Os resultados de tensão no barramento cc equilibrado e correntes de entrada trifásicas também são conseguidos.

2.4 Conclusão

Neste capítulo é proposto o estudo do funcionamento das topologias NPC e ANPC, com a aplicação da estratégia de controle OCC SPWM e OCC HPWM. Em ambos os casos, as estruturas garantiram correntes trifásicas de entrada senoidais e tensões nos capacitores do barramento balanceadas. Entretanto, devido a simplicidade apenas estratégia OCC SPWM é aplicada nas estruturas com número reduzido de componentes apresentadas no Capítulo 3. O estudo proposto no capítulo 2 é validado a partir dos resultados de simulação e dos resultados experimentais.

3

Retificadores de três níveis com número reduzido de componentes

3.1 Introdução

Este capítulo mostra o estudo referente as topologias retificadoras com número reduzido de componentes. Estas estruturas são classificadas de acordo com: o número de braços (3B - três braços ou 2B - dois braços) e o fluxo de potência (B - bidirecional ou U - unidirecional). Dessa forma, as estruturas com número reduzido de componentes formam três grupos de retificadores, os quais são: bidirecionais com três braços, unidirecionais com três braços e bidirecionais com dois braços. Para as topologias de cada grupo é apresentado a configuração do sistema, o princípio de funcionamento e a estratégia de controle OCC aplicada as estruturas. A verificação do funcionamento dessas é feito através da apresentação de resultados de simulação e de resultados experimentais. Ao final do capítulo são apresentadas as conclusões, que justificam o estudo a ser desenvolvido no capítulo 4.

3.2 Retificadores Bidirecionais com Três Braços

Nesta seção são apresentadas três estruturas com número reduzido de componentes e fluxo bidirecional de potência. Essas são: ANPC-3BB1, ANPC-3BB2, e ANPC-3BB3.

3.2.1 Configuração do Sistema e Princípio de Funcionamento

O retificador ANPC-3BB1 é constituído por três braços ANPC sem a célula superior de comutação, ou seja, cada braço é constituído por quatro chaves bidirecionais. Tal topologia é apresentada na Figura 3.1(a). A estrutura ANPC-3BB2 é a forma dual do ANPC-3BB1. Tal estrutura é constituída por três braços ANPC sem a célula inferior de comutação. A mesma é mostrada na Figura 3.1(b).




Figura 3.1: Retificador (a) ANPC-3BB1 e (b) ANPC-3BB2.

Por fim, é apresentado o retificador ANPC-3BB3, o qual é composto por três braços ANPC sem a célula central de comutação. A Figura 3.2 mostra essa estrutura, que possui a célula central substituída por diodos. Dessa forma, cada braço do ANPC-3BB3 é composto por quatro chaves bidirecionais e dois diodos.

O funcionamento das estruturas ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3 é proposto nesse trabalho. As chaves bidirecionais desses retificadores formam duas células básicas de comutação a célula 1 (S_1-S_{1c}); e a célula 2 (S_2-S_{2c}). A seqüência de chaveamento aplicada a esses retificadores é a mesma. A estratégia de modulação utilizada produz três estados de




Figura 3.2: Retificador ANPC-3BB3.

comutação: P, O e N. Esses estados são mostrados na Figura 3.3 para o ANPC-3BB1, na Figura 3.4 para o ANPC-3BB2 e na Figura 3.5 para o ANPC-3BB3. O estado *N* é obtido quando as chaves S_{1c} e S_{2c} estão conduzindo. Enquanto que, o estado *P* é conseguido quando as chaves S_{1c} e S_{2c} estão bloqueadas. E quando as chaves S_{1c} e S_2 estão conduzindo, o estado *O* é obtido. Tal seqüência de chaveamento é mostrada na Tabela 3.1.




Figura 3.3: Estados de comutação para ANPC-3BB1 (a) N (b) O e (c) P.




Figura 3.4: Estados de comutação para ANPC-3BB2 (a) N (b) O e (c) P.




Figura 3.5: Estados de comutação para ANPC-3BB3 (a) N (b) O e (c) P.

Tabela 3.1: Seqüência de Chaveamento para ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3.

Tensão de pólo (V_{XN})	Estado de Comutação	Seq. de Chaveamento			
		S_1	S_{1c}	S_2	S_{2c}
$-E/2$	N	0	1	0	1
0	O	0	1	1	0
$E/2$	P	1	0	1	0

Baseado nos estados de chaveamento da Tabela 3.1, as tensões médias de pólo são dadas por:

$$\begin{cases} v_{AN} = (sgn_a - d_{a(2-sgna)_c})E/2; & d_{a(1+sgna)_c} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b(2-sgnb)_c})E/2; & d_{b(1+sgnb)_c} = 1 - sgn_b \\ v_{CN} = (sgn_c - d_{c(2-sgnc)_c})E/2; & d_{c(1+sgnc)_c} = 1 - sgn_c \end{cases} \quad (3.1)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (3.1) pode-se concluir que são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada por $(1 - d_{x1c})E/2$ e outra para comparação com os sinais de referência negativos, dada por $-d_{x2c}E/2$.

3.2.2 Estratégia de Controle OCC

Baseado na lei de Kirchhoff aplicada ao lado AC do sistema, o comportamento do retificador pode ser expresso por:

$$\begin{cases} L_a(di_a/dt) = v_{AN} - v_a \\ L_b(di_b/dt) = v_{BN} - v_b \\ L_c(di_c/dt) = v_{CN} - v_c \end{cases} \quad (3.2)$$

Como a freqüência de comutação utilizada é muito maior que a freqüência de linha, as correntes nos indutores de entrada não mudam muito em um ciclo de chaveamento. Logo, $di/dt = 0$. Dessa forma, as tensões de fase são iguais as tensões de pólo, o que promove o desacoplamento entre as fases, como mostra:

$$\begin{cases} v_a = v_{AN} \\ v_b = v_{BN} \\ v_c = v_{CN} \end{cases} \quad (3.3)$$

Portanto, (3.1) fica:

$$\begin{cases} v_a = (sgn_a - d_{a(2-sgna)_c})E/2 \\ v_b = (sgn_b - d_{b(2-sgnb)_c})E/2 \\ v_c = (sgn_c - d_{c(2-sgnc)_c})E/2 \end{cases} \quad (3.4)$$

Para obtenção da estratégia OCC, aplica-se a resistência emulada as tensões de fase em (3.4):

$$\begin{cases} R_e i_a = (sgn_a - d_{a(2-sgna)c})E/2 \\ R_e i_b = (sgn_b - d_{b(2-sgnb)c})E/2 \\ R_e i_c = (sgn_c - d_{c(2-sgnc)c})E/2 \end{cases} \quad (3.5)$$

Aplicando em (3.5), a variável de controle $v_m = R_s E / 2 R_e$, se chega a:

$$\begin{cases} R_s i_a = (sgn_a - d_{a(2-sgna)c})v_m \\ R_s i_b = (sgn_b - d_{b(2-sgnb)c})v_m \\ R_s i_c = (sgn_c - d_{c(2-sgnc)c})v_m \end{cases} \quad (3.6)$$

A modulação por largura de pulso que expressa essa equação é apresentada na Figura 3.6.




Figura 3.6: Modulação por largura de pulso da estratégia OCC para retificadores ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3.

Adicionando-se a tensão de seqüência zero para balanceamento das tensões nos capacitores, se chega a equação de controle OCC.

$$\begin{cases} R_s i_a + v_o = (sgn_a - d_{a(2-sgna)c})v_m \\ R_s i_b + v_o = (sgn_b - d_{b(2-sgnb)c})v_m \\ R_s i_c + v_o = (sgn_c - d_{c(2-sgnc)c})v_m \end{cases} \quad (3.7)$$

A equação (3.7) é a equação de controle OCC para os retificadores bidirecionais com três braços.

3.2.3 Resultados de Simulação

O comportamento dos retificadores com número reduzido de componentes bidirecionais com três braços, utilizando a técnica de controle OCC e OCC Híbrida, é inicialmente avaliado através de resultados de simulações. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice B.

- **ANPC-3BB1:**

A Figura 3.7 apresenta os resultados de simulação do retificador ANPC-3BB1 com OCC, onde: na Figura 3.7(a) são mostradas as tensões do barramento, na Figura 3.7(b) apresenta-se as correntes de entrada e nas Figuras 3.7(c) - 3.7(e) tem-se as tensões de linha e de pólo.

- **ANPC-3BB2:**

A Figura 3.8 apresenta os resultados de simulação do retificador ANPC-3BB2 com OCC, onde: na Figura 3.8(a) são mostradas as tensões do barramento, na Figura 3.8(b) apresenta-se as correntes de entrada e nas Figuras 3.8(c) - 3.8(e) tem-se as tensões de linha e de pólo.

- **ANPC-3BB3:**

A Figura 3.9 apresenta os resultados de simulação do retificador ANPC-3BB3 com OCC, onde: na Figura 3.9(a) são mostradas as tensões do barramento, na Figura 3.9(b) apresenta-se as correntes de entrada e nas Figuras 3.9(c) - 3.9(e) tem-se as tensões de linha e de pólo.

Pode-se observar que as estruturas com número reduzido de componentes e fluxo bidirecional de potência possuem resultados de simulação muito parecidos. Para as três estruturas apresentadas nota-se que a tensão nos capacitores C_1 e C_2 equivale a $E/2$, ou seja, o barramento cc está equilibrado. As correntes de entrada trifásicas mostradas são senoidais e equilibradas. As tensões de linha ilustram cinco níveis de tensão. As tensões de linha das estruturas ANPC-3BB1 e ANPC-3BB2 ilustram a presença de harmônicos pares(Wu, 2006).




Figura 3.7: Resultados de simulação para ANPC-3BB1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.




Figura 3.8: Resultados de simulação para ANPC-3BB2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.




Figura 3.9: Resultados de simulação para ANPC-3BB3 com OCC.(a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

E por último, as tensões de pólo apresentam os três níveis de tensões desejados ($175V-E/2$, $0V$ -zero e $-175V--E/2$), confirmando o equilíbrio das tensões no barramento cc.

3.2.4 Resultados Experimentais

Os resultados experimentais são obtidos a partir de uma plataforma de desenvolvimento experimental controlado pelo processador digital de sinais TMS320F28335. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice B.

A Figura 3.10 apresenta os resultados experimentais para o caso do retificador ANPC-3BB2 operando com OCC. Não há resultados experimentais para a estrutura ANPC-3BB1, pois essa é dual a estrutura ANPC-3BB1. As curvas mostradas nessa figura são: (a) tensões no barramento, (b) correntes de entrada, (c) e (d) tensão de linha; e (e) e (f) tensões de pólo.

A Figura 3.11 apresenta os resultados experimentais para o caso do retificador ANPC-3BB3 operando com OCC. As curvas mostradas nessa figura são: (a) tensões no barramento, (b) correntes de entrada, (c) e (d) tensão de linha; e (e) e (f) tensões de pólo.

Os resultados experimentais das estruturas ANPC-3BB2 e ANPC-3BB3 com a estratégia de controle OCC, correspondem aos resultados simulados apresentados anteriormente. No entanto, pode-se notar que a tensão de linha e a tensão de pólo da topologia ANPC-3BB2 apresentam elevado ruído. Isso deve a ausência de capacitores de supressão na plataforma de desenvolvimento experimental.




Figura 3.10: Resultados experimentais para ANPC-3BB2 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).




Figura 3.11: Resultados experimentais para ANPC-3BB3 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).

3.3 Retificadores Bidirecionais com Dois Braços

Nesta seção são apresentadas quatro estruturas com número reduzido de braços e fluxo bidirecional de potência. Essas são: NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3.

3.3.1 Configuração do Sistema e Princípio de Funcionamento

O retificador NPC-2BB1 é proposto por (Lin e Wei, 2003). A estrutura desse é constituída por dois braços NPC, ou seja, cada braço é composto por quatro chaves bidirecionais e dois diodos de grampeamento. Essas chaves formam duas células básicas de comutação: a célula 1 (S_1-S_{1c}); e a célula 2 (S_2-S_{2c}). A fase c é conectada ao PN, conforme mostra a Figura 3.12.




Figura 3.12: Retificador NPC-2BB1.

A operação com dois braços é proposta neste trabalho a retificadores baseados na topologia ANPC. A Figura 3.13 mostra o conversor ANPC-2BB1, constituído por dois braços ANPC. Cada braço é constituído por 6 chaves bidirecionais, sendo que essas formam três células básicas de comutação: a célula superior (S_1-S_{1c}), a célula central (S_2-S_{2c}), e a célula inferior (S_3-S_{3c}). Da mesma forma que a estrutura NPC-2BB1, a fase c é conectada ao PN.

A Figura 3.14 mostra a estrutura ANPC-2BB2, que é proposta por (Lin e Yang, 2005a). Esse retificador opera com dois braços e sem a célula superior de comutação do ANPC. A topologia ANPC-2BB3, que é apresentada na Figura 3.15, é forma dual da topologia ANPC-2BB2. O ANPC-2BB3 opera com dois braços ANPC e sem a célula inferior de comutação. Tais estruturas são constituídas por duas células básicas de comutação: a célula 1 (S_1-S_{1c}); e a célula 2 (S_2-S_{2c}).




Figura 3.13: Retificador ANPC-2BB1.




Figura 3.14: Retificador ANPC-2BB2.




Figura 3.15: Retificador ANPC-2BB3

A seqüência de chaveamento aplicada as estruturas NPC-2BB1, ANPC-2BB2 e ANPC-2BB3 é a mesma aplicada ao retificador NPC, a qual é apresentada na Tabela 3.2. Já, para a estrutura ANPC-2BB1, a seqüência de chaveamento é a mesma aplicada ao retificador ANPC PWM-2, a qual é apresentada na Tabela 3.3.

• Para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3:

A estratégia de modulação, utilizada pelas estruturas NPC-2BB1, ANPC-2BB2 e ANPC-2BB3, produz três estados de comutação: P, O e N. Esses estados são mostrados na Figura 3.16 para o NPC-2BB1, na Figura 3.17 para o ANPC-2BB2 e na Figura 3.18 para o ANPC-2BB3. O estado *N* é obtido quando as chaves S_{1c} e S_{2c} estão conduzindo. Enquanto que, o estado *P* é conseguido quando as chaves S_{1c} e S_{2c} estão bloqueadas. E quando as chaves S_{1c} e S_2 estão conduzindo, o estado *O* é obtido.




Figura 3.16: Estados de comutação para um braço do NPC-2BB1 (a) N (b) O e (c) P.




Figura 3.17: Estados de comutação para um braço do ANPC-2BB2 (a) N (b) O e (c) P.




Figura 3.18: Estados de comutação para um braço do ANPC-2BB3 (a) N (b) O e (c) P.

Tabela 3.2: Seqüência de Chaveamento para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3

Tensão de pólo (V_{XN})	Estado de Comutação	Seq. de Chaveamento			
		S_1	S_{1c}	S_2	S_{2c}
$-E/2$	N	0	1	0	1
0	O	0	1	1	0
$E/2$	P	1	0	1	0

Baseado nos estados de chaveamento da Tabela 3.2, as tensões médias de pólo são dadas por:

$$\begin{cases} v_{AN} = (sgn_a - d_{a(2-sgna)c})E/2; & d_{a(1+sgna)c} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b(2-sgnb)c})E/2; & d_{b(1+sgnb)c} = 1 - sgn_b \end{cases} \quad (3.8)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (3.8) pode-se concluir que são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada por $(1 - d_{x1c})E/2$ e outra para comparação com sinais de referência negativos, dada por $-d_{x2c}E/2$.

- **Para ANPC-2BB1:**

A estratégia de modulação utilizada pela estrutura ANPC-2BB1 produz quatro estados de chaveamento : P_2 , N_2 , O_2^+ e O_2^- , os quais são apresentados na Figura 3.19. O estado P_2 é conseguido quando S_{1c} , S_{2c} e S_{3c} estão bloqueadas. Enquanto que, o estado N_2 é obtido quando S_{1c} , S_{2c} e S_{3c} estão conduzindo. O nível de tensão zero é obtido através de dois estados de chaveamento: O_2^- e O_2^+ . O estado O_2^- é conseguido quando a tensão de referência é negativa e S_{1c} , S_2 e S_{3c} estão conduzindo. De forma complementar, o estado O_2^+ é obtido quando a tensão de referência é positiva e S_1 , S_{2c} e S_3 estão conduzindo. Tal seqüência de chaveamento é mostrada na Tabela 3.3.




Figura 3.19: Estados de comutação para ANPC-2BB1 (a) N (b) O^- (c) O^+ e (d) P .

Tabela 3.3: Seqüência de Chaveamento para ANPC-2BB1

Tensão de pólo (V_{XN})	Estado de Comutação	Seqüência de Chaveamento					
		S_1	S_{1c}	S_2	S_{2c}	S_3	S_{3c}
$-E/2$	N_2	0	1	0	1	0	1
0	O_2^-	0	1	1	0	0	1
0	O_2^+	1	0	0	1	1	0
$E/2$	P_2	1	0	1	0	1	0

Analisando os estados de chaveamento da Tabela 3.3, as tensões médias de pólo são dadas por:

$$\begin{cases} v_{AN} = (sgn_a - d_{a2c})E/2; & d_{a1c} = d_{a3c} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b2c})E/2; & d_{b1c} = d_{b3c} = 1 - sgn_b \end{cases} \quad (3.9)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (3.9) pode-se concluir que para realização da estratégia para o ANPC-2BB1 também são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada por $(1 - d_{x2c})E/2$ e outra para comparação com sinais de referência negativos, dada por $-d_{x2c}E/2$.

3.3.2 Estratégia de Controle OCC

Baseado na lei de Kirchhoff aplicada ao lado AC e DC do sistema, o comportamento da topologia bidirecional com dois braços pode ser expresso por:

$$\begin{cases} L_a(di_a/dt) = v_{AN} - v_a + v_c \\ L_b(di_b/dt) = v_{BN} - v_b + v_c \end{cases} \quad (3.10)$$

As correntes nos indutores de entrada não mudam muito em um ciclo de chaveamento, pois a frequência de comutação utilizada é muito maior que a frequência de linha. Logo, $di/dt = 0$. Portanto:

$$\begin{cases} v_{AN} = v_a - v_c \\ v_{BN} = v_b - v_c \end{cases} \quad (3.11)$$

• **Para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3:**

A função de transferência para Para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3 é dada por:

$$\begin{cases} v_a - v_c = (sgn_a - d_{a2c})E/2 \\ v_b - v_c = (sgn_b - d_{b2c})E/2 \end{cases} \quad (3.12)$$

Substituindo $v_x = R_e i_x$, como é proposto pela estratégia OCC tem-se que:

$$\begin{cases} R_e i_a - R_e i_c = (sgn_a - d_{a2c})E/2 \\ R_e i_b - R_e i_c = (sgn_b - d_{b2c})E/2 \end{cases} \quad (3.13)$$

Aplicando em (3.13), a variável de controle $v_m = R_s E/2R_e$, que define a amplitude das portadoras triangulares se chega a:

$$\begin{cases} R_s i_a - R_s i_c = (sgn_a - d_{a2c})v_m \\ R_s i_b - R_s i_c = (sgn_b - d_{b2c})v_m \end{cases} \quad (3.14)$$

A equação (3.14) é a equação de controle OCC para os retificadores Para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3. A modulação por largura de pulso que expressa essa equação é apresentada na Figura 3.20.




Figura 3.20: Modulação por largura de pulso da estratégia OCC para os retificadores Para NPC-2BB1, ANPC-2BB2 e ANPC-2BB3.

• Para ANPC-2BB1:

A função de transferência para ANPC-2BB1 é dada por:

$$\begin{cases} v_a - v_c = (\text{sgn}a - d_{a2c})E/2 \\ v_b - v_c = (\text{sgn}b - d_{b2c})E/2 \end{cases} \quad (3.15)$$

Assim como para o caso anterior, aplica-se a função de transferência a resistência emulada, como é proposto pela estratégia OCC:

$$\begin{cases} R_e i_a - R_e i_c = (\text{sgn}a - d_{a2c})E/2 \\ R_e i_b - R_e i_c = (\text{sgn}b - d_{b2c})E/2 \end{cases} \quad (3.16)$$

Aplicando em (3.16), a variável de controle $v_m = R_s E/2R_e$, que define a amplitude das portadoras triangulares se chega a:

$$\begin{cases} R_s i_a - R_s i_c = (\text{sgn}a - d_{a2c})v_m \\ R_s i_b - R_s i_c = (\text{sgn}b - d_{b2c})v_m \end{cases} \quad (3.17)$$

A equação (3.17) é a equação de controle OCC para o retificador ANPC-2BB1. A modulação por largura de pulso que expressa essa equação é apresentada na Figura 3.21.




Figura 3.21: Modulação por largura de pulso da estratégia OCC para o retificador ANPC-2BB1.

3.3.3 Resultados de Simulação

O comportamento dos retificadores reduzidos NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3, utilizando a técnica de controle OCC, é inicialmente apresentado através de resultados de simulações. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice C.

- **NPC-2BB1:**

A Figura 3.22 apresenta os resultados de simulação do retificador NPC-2BB1 com OCC, onde: na Figura 3.22(a) são mostradas as tensões do barramento, na Figura 3.22(b) apresenta-se as correntes de entrada e nas Figuras 3.22(c) - 3.22(e) tem-se as tensões de linha e de pólo.




Figura 3.22: Resultados de simulação para NPC-2BB1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

- ANPC-2BB1:

A Figura 3.23 apresenta os resultados de simulação do retificador ANPC-2BB1 com OCC, onde: na Figura 3.23(a) são mostradas as tensões do barramento, na Figura 3.23(b) apresenta-se as correntes de entrada e nas Figuras 3.23(c) - 3.23(e) tem-se as tensões de linha e de pólo.




Figura 3.23: Resultados de simulação para ANPC-2BB1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

- ANPC-2BB2:

A Figura 3.24 apresenta os resultados de simulação do retificador ANPC-2BB2 com OCC, onde: na Figura 3.24(a) são mostradas as tensões do barramento, na Figura 3.24(b) apresenta-se as correntes de entrada e nas Figuras 3.24(c) - 3.24(e) tem-se as tensões de linha e de pólo.




Figura 3.24: Resultados de simulação para ANPC-2BB2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

- ANPC-2BB3:

A Figura 3.25 apresenta os resultados de simulação do retificador ANPC-2BB3 com OCC, onde: na Figura 3.25(a) são mostradas as tensões do barramento, na Figura 3.25(b) apresenta-se as correntes de entrada e nas Figuras 3.25(c) - 3.25(e) tem-se as tensões de linha e de pólo.




Figura 3.25: Resultados de simulação para ANPC-2BB3 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

Pode-se notar que as estruturas com número reduzido de braços e fluxo bidirecional de potência possuem resultados de simulação muito parecidos. Para as quatro estruturas apresentadas nota-se que a tensão nos capacitores C_1 e C_2 equivale a $E/2$, ou seja, o barramento cc está equilibrado. As correntes de entrada trifásicas mostradas são senoidais e equilibradas. As tensões de linha ilustram apenas três níveis. E por último, as tensões de pólo apresentam os três níveis de tensões desejados ($175V-E/2$, $0V$ -zero e $-175V-E/2$), confirmando o equilíbrio das tensões no barramento cc.

3.3.4 Resultados Experimentais

Os resultados experimentais são obtidos a partir de uma plataforma de desenvolvimento experimental controlado pelo processador digital de sinais TMS320F28335. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice C.

A Figura 3.26 apresenta os resultados experimentais para o caso do retificador NPC-2BB1 operando com OCC. As curvas mostradas nessa figura são: (a) tensões no barramento, (b) correntes de entrada, (c) e (d) tensão de linha; e (e) e (f) tensões de pólo.

A Figura 3.27 apresenta os resultados experimentais para o caso do retificador ANPC-2BB2 operando com OCC. As curvas mostradas nessa figura são: (a) tensões no barramento, (b) correntes de entrada, (c) e (d) tensão de linha; e (e) e (f) tensões de pólo.

Os resultados experimentais das estruturas NPC-2BB1 e ANPC-2BB2 com a estratégia de controle OCC, correspondem aos resultados simulados apresentados anteriormente. No entanto, pode-se notar que a tensão de linha e a tensão de pólo da topologia ANPC-2BB2 apresentam elevado ruído. Isso deve a ausência de capacitores de supressão na plataforma de desenvolvimento experimental. Também pode-se observar a tensão nos capacitores do barramento cc apresenta flutuação.




Figura 3.26: Resultados experimentais para NPC-2BB1 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (200V/Div) (d) Zoom da tensão de linha (200V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).




Figura 3.27: Resultados experimentais para ANPC-2BB2 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (200V/Div) (d) Zoom da tensão de linha (200V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).

3.4 Retificadores Unidirecionais Três Braços

Nesta seção são apresentadas quatro estruturas com número reduzido de componentes e fluxo unidirecional de potência. Essas são: NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3.

3.4.1 Configuração do Sistema e Princípio de Funcionamento

O retificador NPC-3BU1 é proposto por (Lin, Lee e Yang, 2003). Essa estrutura é constituída por três braços NPC, sendo que as chaves bidirecionais mais superior e mais inferior de cada braço são substituídas por diodos. As chaves bidirecionais formam uma célula básica de comutação: a célula 1 (S_1 - S_2), conforme mostra a Figura 3.28.




Figura 3.28: Retificador NPC-3BU1.

A operação do retificador com fluxo unidirecional de potência e constituído por três braços ANPC é proposta nesse trabalho. Nessa estrutura, as chaves bidirecionais mais superior e mais inferior de cada braço são substituídas por diodos, como mostra a Figura 3.29. Essa topologia é denominada ANPC-3BU1 e suas chaves formam duas células básicas de comutação: a célula 1 (S_1 - S_{1c}); e a célula 2 (S_2 - S_{2c}).




Figura 3.29: Retificador ANPC-3BU1.

A Figura 3.30 mostra a estrutura ANPC-3BU2 que é proposta por (Lin e Yang, 2005b). Esse retificador opera apenas com duas chaves bidirecionais e dois diodos por braço. A topologia ANPC-3BU3, que é apresentada na Figura 3.31, é a forma dual da topologia ANPC-3BU2. Tais estruturas são constituídas por uma célula básica de comutação: a célula 1 (S_1 - S_2).




Figura 3.30: Retificador ANPC-3BU2.




Figura 3.31: Retificador ANPC-3BU3.

A seqüência de chaveamento aplicada as estruturas NPC-3BU1, ANPC-3BU2 e ANPC-3BU3 é a mesma e é apresentada na Tabela 3.4. Já, para a estrutura ANPC-3BU1, a seqüência de chaveamento é apresentada na Tabela 3.5.

• **Para NPC-3BU1, ANPC-3BU2 e ANPC-3BU3:**

A estratégia de modulação, utilizada pelas estruturas NPC-3BU1, ANPC-3BU2 e ANPC-3BU3, produz três estados de comutação: P, O e N. O estado *N* é obtido quando a chave S_1 está bloqueada. Enquanto que, o estado *P* é conseguido quando a chave S_2 está bloqueada. E quando as chaves S_1 e S_2 estão conduzindo, o estado *O* é obtido.




Figura 3.32: Estados de comutação para NPC-3BU1 (a) N (b) O e (c) P.




Figura 3.33: Estados de comutação para ANPC-3BU2 (a) N (b) O e (c) P.




Figura 3.34: Estados de comutação para ANPC-3BU3 (a) N (b) O e (c) P.

Tabela 3.4: Seqüência de Chaveamento para NPC-3BU1, ANPC-3BU2 e ANPC-3BU3

Tensão de pólo (V_{XN})	Estado de Comutação	Seq. de Chaveam.	
		S_1	S_2
$-E/2$	N	0	1
0	O	1	1
$E/2$	P	1	0

Baseado nos estados de chaveamento da Tabela 3.4, as tensões médias de pólo são dadas por:

$$\begin{cases} v_{AN} = (sgn_{a1} - d_{a(1+sgna2)})E/2; & d_{a(2-sgna2)} = 1 \\ v_{BN} = (sgn_{b1} - d_{b(1+sgnb2)})E/2; & d_{b(2-sgnb2)} = 1 \\ v_{CN} = (sgn_{c1} - d_{c(1+sgnc2)})E/2; & d_{c(2-sgnc2)} = 1 \end{cases} \quad (3.18)$$

onde

$$sgn_{x1} = \begin{cases} 1, & \text{if } v_x \geq 0; \\ -1, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

$$sgn_{x2} = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (3.18) pode-se concluir que são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada por $(1 - d_{x2})E/2$ e outra para comparação com sinais de referência negativos, dada por $(-1 - d_{x1})E/2$.

- **Para ANPC-3BU1:**

A estratégia de modulação utilizada pela estrutura ANPC-3BU1 produz quatro estados de chaveamento : P , N , O^+ e O^- . O estado P é conseguido quando S_{1c} e S_{2c} estão bloqueadas. Enquanto que, o estado N é obtido quando S_{1c} e S_{2c} estão conduzindo. O nível de tensão zero é obtido através de dois estados de chaveamento: O^- e O^+ . O estado O^- é conseguido quando a tensão de referência é negativa e S_{1c} e S_2 estão conduzindo. De forma complementar, o estado O^+ é obtido quando a tensão de referência é positiva e S_1 e S_{2c} estão conduzindo.

Analisando os estados de chaveamento da Tabela 3.5, as tensões médias de pólo são dadas por:




Figura 3.35: Estados de comutação para ANPC-3BU1 (a) N (b) O e (c) P.

Tabela 3.5: Seqüência de Chaveamento para ANPC-3BU1

Tensão de pólo (V_{XN})	Estado de Comutação	Seq. de Chaveamento			
		S_1	S_{1c}	S_2	S_{2c}
$-E/2$	N	0	1	0	1
0	O^-	0	1	1	0
0	O^+	1	0	0	1
$E/2$	P	1	0	1	0

$$\begin{cases} v_{AN} = (sgn_a - d_{a2c})E/2; & d_{a1c} = 1 - sgn_a \\ v_{BN} = (sgn_b - d_{b2c})E/2; & d_{b1c} = 1 - sgn_b \\ v_{CN} = (sgn_c - d_{c2c})E/2; & d_{c1c} = 1 - sgn_c \end{cases} \quad (3.19)$$

onde

$$sgn_x = \begin{cases} 1, & \text{if } v_x \geq 0; \\ 0, & \text{if } v_x < 0. \end{cases}, x = \{a, b, c\}$$

De (3.19) pode-se concluir que para realização da estratégia para o ANPC-3BU1 também são necessárias duas portadoras triangulares: uma para comparação com os sinais de referência positivos, dada por $(1 - d_{x2c})E/2$ e outra para comparação com sinais de referência negativos, dada por $-d_{x2c}E/2$.

3.4.2 Estratégia de Controle OCC

Baseado na lei de Kirchhoff aplicada ao lado AC do sistema, o comportamento do retificador pode ser expresso por:

$$\begin{cases} L_a(di_a/dt) = v_{AN} - v_a \\ L_b(di_b/dt) = v_{BN} - v_b \\ L_c(di_c/dt) = v_{CN} - v_c \end{cases} \quad (3.20)$$

Como a frequência de comutação utilizada é muito maior que a frequência de linha, as correntes nos indutores de entrada não mudam muito em um ciclo de chaveamento. Logo, $di/dt = 0$. Dessa forma, as tensões de fase são iguais as tensões de pólo, o que promove o desacoplamento entre as fases, como mostra:

$$\begin{cases} v_a = v_{AN} \\ v_b = v_{BN} \\ v_c = v_{CN} \end{cases} \quad (3.21)$$

- Para NPC-3BU1, ANPC-3BU2 e ANPC-3BU3:

Portanto, (3.18) fica:

$$\begin{cases} v_a = (sgn_{a1} - d_{a(1+sgna2)})E/2 \\ v_b = (sgn_{b1} - d_{b(1+sgnb2)})E/2 \\ v_c = (sgn_{c1} - d_{c(1+sgnc2)})E/2 \end{cases} \quad (3.22)$$

Para obtenção da estratégia OCC, aplica-se a resistência emulada as tensões de fase em (3.22):

$$\begin{cases} R_e i_a = (sgn_{a1} - d_{a(1+sgna2)})E/2 \\ R_e i_b = (sgn_{b1} - d_{b(1+sgnb2)})E/2 \\ R_e i_c = (sgn_{c1} - d_{c(1+sgnc2)})E/2 \end{cases} \quad (3.23)$$

Aplicando em (3.23), a variável de controle $v_m = R_s E/2R_e$, se chega a:

$$\begin{cases} R_s i_a = (sgn_{a1} - d_{a(1+sgna2)})v_m \\ R_s i_b = (sgn_{b1} - d_{b(1+sgnb2)})v_m \\ R_s i_c = (sgn_{c1} - d_{c(1+sgnc2)})v_m \end{cases} \quad (3.24)$$

A modulação por largura de pulso que expressa essa equação é apresentada na Figura 3.36.

Adicionando-se a tensão de seqüência zero para balanceamento das tensões nos capacitores, se chega a equação de controle OCC.




Figura 3.36: Modulação por largura de pulso da estratégia OCC para retificadores NPC-3BU1, ANPC-3BU2 e ANPC-3BU3.

$$\begin{cases} R_s i_a + v_o = (sgn_{a1} - d_{a(1+sgna2)})v_m \\ R_s i_b + v_o = (sgn_{b1} - d_{b(1+sgnb2)})v_m \\ R_s i_c + v_o = (sgn_{c1} - d_{c(1+sgnc2)})v_m \end{cases} \quad (3.25)$$

A equação (3.25) é a equação de controle OCC para os retificadores NPC-3BU1, ANPC-3BU2 e ANPC-3BU3.

- Para ANPC-3BU1:

Logo, (3.19) fica:

$$\begin{cases} v_a = (sgn_a - d_{a2c})E/2 \\ v_b = (sgn_b - d_{b2c})E/2 \\ v_c = (sgn_c - d_{c2c})E/2 \end{cases} \quad (3.26)$$

Aplicando a resistência emulada proposta pela estratégia OCC às tensões de fase em (3.26), tem-se que:

$$\begin{cases} R_e i_a = (sgn_a - d_{a2c})E/2 \\ R_e i_b = (sgn_b - d_{b2c})E/2 \\ R_e i_c = (sgn_c - d_{c2c})E/2 \end{cases} \quad (3.27)$$

Em seguida, aplicando em (3.27), a variável $v_m = R_s E / 2 R_e$, se chega a:

$$\begin{cases} R_s i_a = (sgn_a - d_{a2c})v_m \\ R_s i_b = (sgn_b - d_{b2c})v_m \\ R_s i_c = (sgn_c - d_{c2c})v_m \end{cases} \quad (3.28)$$

A modulação por largura de pulso que expressa a equação 3.28 é apresentada na Figura 3.37.




Figura 3.37: Modulação por largura de pulso da estratégia OCC para retificador ANPC-3BU1.

Adicionando-se a tensão de seqüência zero para balanceamento das tensões nos capacitores, se chega a equação de controle OCC para os retificadores ANPC-3BU1:

$$\begin{cases} R_s i_a + v_o = (sgn_a - d_{a2c})v_m \\ R_s i_b + v_o = (sgn_b - d_{b2c})v_m \\ R_s i_c + v_o = (sgn_c - d_{c2c})v_m \end{cases} \quad (3.29)$$

3.4.3 Resultados de Simulação

O comportamento dos retificadores reduzidos NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3, utilizando a técnica de controle OCC, é inicialmente apresentado através de resultados de simulações. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice B.

- **NPC-3BU1:**

A Figura 3.38 apresenta os resultados de simulação do retificador NPC-3BU1 com OCC, onde: na Figura 3.38(a) são mostradas as tensões do barramento, na Figura 3.38(b) apresenta-se as correntes de entrada e nas Figuras 3.38(c) - 3.38(e) tem-se as tensões de linha e de pólo.




Figura 3.38: Resultados de simulação para ANPC-3BU1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

- ANPC-3BU1:

A Figura 3.39 apresenta os resultados de simulação do retificador NPC-3BU1 com OCC, onde: na Figura 3.39(a) são mostradas as tensões do barramento, na Figura 3.39(b) apresenta-se as correntes de entrada e nas Figuras 3.39(c) - 3.39(e) tem-se as tensões de linha e de pólo.




Figura 3.39: Resultados de simulação para ANPC-3BU1 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

- ANPC-3BU2:

A Figura 3.40 apresenta os resultados de simulação do retificador ANPC-3BU2 com OCC, onde: na Figura 3.40(a) são mostradas as tensões do barramento, na Figura 3.40(b) apresenta-se as correntes de entrada e nas Figuras 3.40(c) - 3.40(e) tem-se as tensões de linha e de pólo.




Figura 3.40: Resultados de simulação para ANPC-3BU2 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

- ANPC-3BU3:

A Figura 3.41 apresenta os resultados de simulação do retificador ANPC-3BU3 com OCC, onde: na Figura 3.41(a) são mostradas as tensões do barramento, na Figura 3.41(b) apresenta-se as correntes de entrada e nas Figuras 3.41(c) - 3.41(e) tem-se as tensões de linha e de pólo.




Figura 3.41: Resultados de simulação para ANPC-3BU3 com OCC (a) Tensões no barramento cc (b) Correntes de entrada (c) Tensão de linha (d) Zoom da tensão de linha (e) Tensão de pólo (f) Zoom da tensão de pólo.

Pode-se notar que as estruturas com número reduzido de componentes e fluxo unidirecional de potência possuem resultados de simulação muito parecidos. Para as quatro estruturas apresentadas nota-se que a tensão nos capacitores C1 e C2 equivale a $E/2$, ou seja, o barramento cc está equilibrado. As correntes de entrada trifásicas mostradas são senoidais e equilibradas. As tensões de linha ilustram cinco níveis de tensão e mostram a presença de harmônicos pares (Wu, 2006). E por último, as tensões de pólo apresentam os três níveis de tensões desejados ($175V-E/2$, OV -zero e $-175V--E/2$), confirmando o equilíbrio das tensões no barramento cc.

3.4.4 Resultados Experimentais

Os resultados experimentais são obtidos a partir de uma plataforma de desenvolvimento experimental controlado pelo processador digital de sinais TMS320F28335. Estes resultados são obtidos considerando os parâmetros apresentados no Apêndice B.

A Figura 3.42 apresenta os resultados experimentais para o caso do retificador NPC-3BU1 operando com OCC. As curvas mostradas nessa figura são: (a) tensões no barramento, (b) correntes de entrada, (c) e (d) tensão de linha; e (e) e (f) tensões de pólo; e (g) fator de potência.

Os resultados experimentais da estrutura NPC-3BU1 operando com OCC correspondem aos resultados simulados apresentados anteriormente.




Figura 3.42: Resultados experimentais para NPC-3BU1 com OCC (a) Tensões no barramento cc e nos capacitores C_1 e C_2 (100V/Div) (b) Correntes de entrada (5A/Div) (c) Tensão de linha (500V/Div) (d) Zoom da tensão de linha (500V/Div) (e) Tensão de pólo (200V/Div) (f) Zoom da tensão de pólo (200V/Div).

3.5 Conclusão

Neste capítulo é proposto o estudo do funcionamento de topologias com número reduzido de componentes, as quais são classificadas em três grupos principais: bidirecionais com três braços, bidirecionais com dois braços e unidirecionais com três braços. A estratégia de controle utilizada nas estruturas apresentadas é a OCC SPWM, devido a sua simplicidade. Todas as topologias garantiram correntes trifásicas de entrada e tensões balanceadas nos capacitores do barramento cc. Logo, pode-se dizer que o estudo proposto no capítulo 3 é validado a partir dos resultados de simulação e dos resultados experimentais. O desempenho das topologias NPC, ANPC e com número reduzido de componentes é avaliado no estudo apresentado no capítulo 4.

4

Análise das Estruturas Retificadoras

4.1 Introdução

Este capítulo mostra a análise de desempenho dos retificadores de três níveis NPC, ANPC e com número reduzido de componentes. Os critérios escolhidos para avaliar o desempenho destas estruturas é o de quantificar as perdas nos semicondutores de potência, o FP (Fator de Potência) e a THD (*Total Harmonic Distortion*). Ao final do capítulo são apresentadas as conclusões, que justificam as conclusões no capítulo 5.

4.2 Análise de THD e de Fator de Potência

A TDH é um critério muito utilizado para definir a influência do conteúdo harmônico de um sinal alternado. Essa pode ser definida como sendo a relação entre o valor eficaz das componentes harmônicas da corrente e o valor da fundamental:

$$THD(\%) = \frac{\sqrt{\sum_{n=2}^{\infty} I_n^2}}{I_1} \cdot 100 \quad (4.1)$$

Baseado em (4.1), o FP pode ser escrito como:

$$FP = \frac{\cos \emptyset}{\sqrt{1 + THD^2}} \quad (4.2)$$

A partir de (4.2) é evidente a relação entre o FP e a distorção da corrente de entrada. Logo, o fator de potência, além do deslocamento da corrente em relação a tensão, também é dependente da distorção da forma de onda da corrente.

Como resultado de um baixo FP e uma elevada THD das correntes de entrada pode-se citar os seguintes fatos (Andrade, 2012):

- Interferências eletromagnéticas;
- Perdas nas linhas de transmissão (dissipação por calor) sendo necessário, em alguns casos, o sobredimensionamento;
- Distorção harmônica nas tensões da rede de alimentação, devido a circulação das componentes harmônicas de corrente, comprometendo assim, o funcionamento de outros equipamentos que estejam conectados a rede;
- Leituras erradas nos equipamentos de medição e proteção;
- Problemas nos geradores comprometendo o seu rendimento e diminuindo a sua vida útil.

Devido à seriedade dos problemas de qualidade de energia, agências reguladoras têm emitido vários padrões restritivos, tais como: IEEE-519, IEC-1000 e IEC 61000-3-2. Dentre esses padrões a recomendação IEEE-519-1992 fornece orientações práticas sobre controle de harmônicos em sistemas de eletrônica de potência (Milanovic e Negnevitsky, 1998).

Neste trabalho, o objetivo de análise de THD e FP consiste em averiguar o desempenho das estruturas reduzidas em relação ao desempenho das estruturas NPC e ANPC. Portanto, se utiliza o método de simulação para análise de distorção harmônica e fator de potência.

4.3 Análise das Perdas de Chaveamento e de Comutação

Existem basicamente dois tipos de perdas de semicondutores de potência a serem considerados: perdas por condução e perdas por chaveamento (Bierhoff e Fuchs, 2004). As perdas de energia devido à condução de corrente pelas chaves de um conversor, bem como devido ao processo de comutação (transição entre os estados de condução e bloqueio, ou vice-versa)

realizado por estes dispositivos para sintetizar as formas de onda de tensão, são bastante importantes nos estudos de eletrônica de potência. A análise de perdas pode determinar o dispositivo semiconductor necessário, a topologia do conversor adequada e a frequência de comutação adequada para a aplicação requerida.

Ao projetar conversores eletrônicos de potência existem duas razões principais pelas quais é importante conhecer numericamente a dissipação de potência nos dispositivos semicondutores: o custo operacional e a confiabilidade do sistema.

Uma adequada estimativa da dissipação da potência permite prever a eficiência do conversor, e assim realizar comparações entre estruturas de conversores e otimizações de pontos operacionais das topologias propostas. Um exemplo é a aplicação da eletrônica de potência nos condicionadores de ar, nos quais um ganho de 1% a 2% resulta em uma significativa redução no custo do sistema (Munk-Nielsen et al., 2000). Além disso a estimativa correta da perda de potência também é útil para o projetista minimizar o tamanho do projeto final.

O projeto de conversores com ênfase na confiabilidade é um tema muito recorrente. Confiabilidade é a ciência que trata da falha ao longo da vida dos componentes ou sistemas de componentes. Um dos fatores que mais influenciam os processos de falha é a temperatura de operação dos componentes. A temperatura acelera os processos físico-químicos causadoras das falhas. Desta forma, as estimativas precisas do estresse térmico dos semicondutores em diferentes condições de operação podem ser usadas em estratégias de proteção, além de aumentar a confiabilidade dos dispositivos que compõem os conversores (Munk-Nielsen et al., 2000).

Uma das tendências na eletrônica de potência é a de comutar as chaves em elevada frequência com o objetivo de minimizar os harmônicos. Porém, o aumento da frequência de comutação também aumenta as perdas por chaveamento, as quais se tornam significativas a níveis elevados de potência. Além disso, é sabido que as perdas de energia provocadas pela condução e pelo chaveamento de semicondutores de potência devem ser reduzidas a um mínimo, para aumentar eficácia do conversor em determinadas aplicações (Bierhoff et al., 2007).

Diferentes métodos são conhecidos para a predição de perdas em circuitos semicondutores. Uma maneira é simulação numérica completa do circuito por programas de simulação

especiais com cálculo integrado ou com cálculo paralelo de perdas (Lauritzen, 1988; Hefner, 1990). Outra possibilidade é calcular o comportamento elétrico do circuito analiticamente, ou seja, a corrente e a tensão dos semicondutores de potência, para determinar as perdas dos mesmos (Mestha e Evans, 1989; Kharitonov, Petrov, Korobkov, Maslov e Zhoraev, 2005). Como esta prática produz extensos e complexos problemas matemáticos, cálculos simplificados são freqüentemente usados.

Para resultados rápidos e esforço de cálculo minimizado, cálculos simplificados são a solução apropriada. No entanto, para informação mais detalhada, a simulação numérica de perdas é mais útil (Oliveira, 2005).

Neste trabalho, o objetivo de análise de perdas consiste em determinar qual topologia possibilita menor perda total e quais chaves são submetidas a maior estresse, para determinada faixa de tensão e de potência em que a estrutura é submetida. Dessa forma, se utiliza o método da simulação para análise de perdas.

4.4 Metodologia de Análise de THD, FP e Perdas

O *software* PSIM oferece uma plataforma de exibição e processamento das formas de onda denominada SIMVIEW, através da qual é possível calcular o fator de potência e a distorção harmônica total.

O PSIM também disponibiliza um módulo denominado de *Thermal Module*, que provê uma forma rápida de estimar as perdas dos dispositivos semicondutores: diodos e IGBTs, empregados nas estruturas retificadoras.

As perdas por condução no diodo são calculadas como a seguir:

$$P_{dd} = V_d I_f \quad (4.3)$$

onde:

- V_d é a queda de tensão no diodo
- I_f é a corrente no diodo.

As perdas no diodo devido à entrada em condução (disparo) são desprezíveis e por isso não são consideradas. Por outro lado, as perdas devido ao processo de recuperação reversa

(bloqueio) no diodo são dadas por:

$$P_{sd} = 1/8 V_r I_{rr} t_{rr} f \quad (4.4)$$

onde:

- V_r é a tensão reversa atual
- I_{rr} é a corrente de pico de recuperação reversa
- t_{rr} é o tempo de recuperação reversa
- f é frequência em que as perdas são calculadas

O parâmetro f referencia a frequência em que as perdas são calculadas. Se o dispositivo opera a frequência de chaveamento de 10 kHz e o parâmetro f também é ajustado nesse valor, as perdas serão calculadas para um ciclo de chaveamento. Entretanto, se o parâmetro f é ajustado para 60 Hz, então as perdas serão calculadas para um período da rede.

No cálculo de perdas do IGBT são consideradas separadamente as perdas do diodo e do transistor. As perdas por condução e por chaveamento do diodo funcionam da mesma forma como mostrado anteriormente. As perdas por condução no transistor (P_{ct}) são calculadas como a seguir:

$$P_{ct} = V_{ce(sat)} I_c \quad (4.5)$$

onde:

- $V_{ce(sat)}$ é a tensão de saturação coletor emissor
- I_c é a corrente do coletor

As perdas devido ao disparo do transistor (P_{st-on}) são obtidas a partir de:

$$P_{st-on} = E_{on} f V_{cc} / V_{cc-datasheet} \quad (4.6)$$

onde:

- E_{on} é a energia perdida no bloqueio do transistor

- V_{cc} é tensão do barramento atual
- $V_{cc-datasheet}$ é a tensão de barramento nas características da folha de dados do componente, definido de acordo condições de teste

As perdas devido ao bloqueio do transistor (P_{st-off}) são obtidas a partir de:

$$P_{st-off} = E_{off} f V_{cc} / V_{cc-datasheet} \quad (4.7)$$

onde:

- E_{off} é a energia perdida no bloqueio do transistor

As perdas no diodo e no IGBT são dadas em W (*Watts*).

Analisando as equações para cálculo de perdas nos semicondutores pode-se concluir que, dependendo do tipo de diodo e de IGBT utilizado como chave, a dependência em relação à corrente e à temperatura variam. Logo, é necessário escolher o componente modelado e seguir o estudo comparativo usando sempre os mesmos dados.

A utilização de um tipo de chave no estudo das perdas diferente do utilizado na montagem experimental pode influenciar o resultado final das perdas. No entanto, as conclusões sobre o estudo comparativo de perdas não são alteradas, uma vez que o estudo é realizado sob o aspecto de comparação de topologias de conversores e não sob o aspecto construtivo dos dispositivos semicondutores (Oliveira, 2005).

4.5 Análise das Estruturas NPC e ANPC

As estruturas retificadoras apresentadas neste trabalho são constituídas por chaves bidirecionais (S_x) compostas por: um transistor (T_x) e um diodo em anti-paralelo (D_x), como mostra a Figura 4.1. Dessa forma, as perdas totais de cada topologia e as perdas individuais dos transistores e diodos utilizados nas topologias NPC e ANPC são apresentadas nesta seção. Os parâmetros utilizados nas simulações de estimativas de perdas, FP e THD são mostrados no Apêndice A.




Figura 4.1: Chave bidirecional

- NPC:

A Figura 4.2 mostra um braço do retificador NPC, que é constituído por quatro chaves bidirecionais e dois diodos de grampeamento. A Tabela 4.1 mostra a seqüência de chaveamento aplicada ao NPC.





Figura 4.2: Braço do retificador NPC.

Tabela 4.1: Seqüência de Chaveamento para o NPC.


Estado de Comutação	Seq. de Chaveamento			
	S_1	S_{1c}	S_2	S_{2c}
N	0	1	0	1
O	0	1	1	0
P	1	0	1	0

A Figura 4.3 mostra as perdas por chaveamento e por condução de cada transistor e diodo que compõe a estrutura NPC, utilizando a técnica OCC SPWM e OCC HPWM. As perdas totais do retificador NPC utilizando ambas as técnicas de modulação (SPWM e HPWM) são de aproximadamente 41 W. A distribuição das perdas entre as chaves, para ambas as técnicas, também é a mesma.

Pode-se observar que a distribuição das perdas na topologia NPC é simétrica considerando os dispositivos por localização, ou seja, a perda total nos dispositivos de potência



(a)



(b)

Figura 4.3: Perdas no NPC técnica: (a) SPWM e (b) HPWM ($\mu=0.5$).

$T_1 - D_1$ é igual as perdas nos dispositivos $T_{2c} - D_{2c}$. As perdas totais em $T_{1c} - D_{1c}$ são iguais as perdas de $T_2 - D_2$; assim como as perdas nos diodos de grampeamento são idênticas.

Analisando a Figura 4.3 e a Tabela 4.1, pode-se concluir que os transistores mais internos (T_{1c} e T_2) são os que possuem maiores perdas de chaveamento, os quais são utilizados, junto com os diodos D_u e D_d , para a determinação do estado de comutação O . Os D_1 e D_2 são usados para obter o estado P ; enquanto que os diodos D_{1c} e D_{2c} são usados para obter o estado N . E os transistores T_1 e T_{2c} possuem perdas de condução e de chaveamento próximas a zero.

A Figura 4.4 mostra as correntes nas chaves T_{a1} e T_{a2c} da estrutura NPC operado com SPWM. Enquanto a Figura 4.5 mostra as correntes nas chaves T_{a1} e T_{a2c} da estrutura NPC operado com HPWM. As correntes apresentadas reforçam que as perdas nessas chaves são muito próximas a zero.




Figura 4.4: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta2c} no NPC SPWM.




Figura 4.5: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta2c} no NPC HPWM.

A Tabela 4.2 mostra os valores de simulação e valores experimentais de THD e de FP para a topologia NPC, operando com as técnicas de controle OCC e OCC Híbrido ($\mu=0.5$).

Tabela 4.2: Resultados de THD e FP para NPC

Parâmetro	Resultados de simulação		Resultados Experimentais	
	OCC	OCC Híbrido	OCC	OCC Híbrido
THD i (%)	2,16	1,95	2,62	2,78
FP	0,998	0,998	0,993	0,997

A Figura 4.6 apresenta as formas de onda da tensão e corrente de entrada, obtidas por simulação, para visualização do fator de potência. As mesmas formas de onda obtidas da plataforma experimental são mostradas na Figura 4.7.




Figura 4.6: Resultados de simulação do fator de potência da topologia NPC com (a) OCC e (b) OCC Híbrido ($\mu=0.5$)




Figura 4.7: Resultados experimentais do fator de potência da topologia NPC com (a) OCC e (b) OCC Híbrido ($\mu=0.5$)

- ANPC:

A Figura 4.8 mostra um braço do retificador ANPC. Essa topologia permite três tipos de modulação por largura de pulso (PWM-1, PWM-2 e PWM-3). Essas estratégias diferem entre si pelo tipo de comutação e pelo número de estados de chaveamento para obtenção do nível zero. Entretanto, as três estratégias são equivalentes do ponto de vista de perdas totais do conversor. Isto é, as perdas totais para os três casos é de aproximadamente 42 W.




Figura 4.8: Braço do retificador ANPC.


ANPC PWM-1:

A Tabela 4.3 apresenta a seqüência de chaveamento aplicada ao ANPC PWM-1. A Figura 4.9 mostra as perdas por chaveamento e por condução de cada transistor e diodo que compõe a estrutura ANPC PWM-1, a qual é utilizada tanto para a técnica SPWM como para HPWM.


Tabela 4.3: Seqüência de Chaveamento para o ANPC PWM-1.

Estado de Comutação	Seqüência de Chaveamento					
	S_1	S_{1c}	S_2	S_{2c}	S_3	S_{3c}
N_1	0	0	0	1	0	1
O_1^-	0	0	0	1	1	0
O_1^+	0	1	1	0	0	0
P_1	1	0	1	0	0	0

Pode-se observar pela seqüência de chaveamento da Tabela 4.3, que a célula 1 e 3 comutam a freqüência elevada, enquanto que a célula 2 comuta a baixa freqüência. Tal fato é comprovado na Figura 4.9, na qual pode-se observar que a célula 2 possui apenas perdas de condução.



(a)




(b)


Figura 4.9: Perdas no ANPC PWM1 técnica: (a) SPWM , (b) HPWM ($\mu=0.5$).

Dessa forma, os dispositivos mais estressados são os transistores T_{1c} e T_3 , os quais são utilizados para determinar os estados de comutação O_1^+ e O_1^- , respectivamente. Os diodos D_1 e D_{3c} são usados para obter os estados P_1 e N_1 , respectivamente. Os transistores T_1 , T_2 , T_{2c} , T_{3c} e os diodos D_{1c} e D_3 possuem perdas muito próximas a zero. A partir dessa distribuição das perdas é possível notar que a técnica PWM-1 não permite distribuição homogênea entre os dispositivos de potência.


A Figura 4.10 mostra as correntes nos transistores T_{a1} , T_{a2} , T_{a2c} , T_{a3c} e nos diodos D_{a1c} e D_{a3} da estrutura ANPC PWM1 operado com SPWM. Enquanto a Figura 4.11 mostra as correntes nas mesmas chaves da estrutura ANPC PWM1 operado com HPWM. As correntes apresentadas reforçam que as perdas nessas chaves são muito próximas a zero.




(a)




(b)




(c)



(d)




(e)




(f)


Figura 4.10: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{D1c} (c) i_{Ta2} (d) i_{Ta2c} (e) i_{Da3} (f) i_{Ta3c} no ANPC PWM1(SPWM).




(a)




(b)




(c)



(d)



(e)



(f)


Figura 4.11: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{D1c} (c) i_{Ta2} (d) i_{Ta2c} (e) i_{Da3} (f) i_{Ta3c} no ANPC PWM1(HPWM).

ANPC PWM-2:


A Tabela 4.4 mostra a seqüência de chaveamento aplicada ao ANPC PWM-2. A Figura 4.12 mostra as perdas por chaveamento e por condução de cada transistor e diodo que compõe a estrutura ANPC PWM-2, a qual é utilizada tanto para a técnica SPWM como para HPWM.

Tabela 4.4: Seqüência de Chaveamento para o ANPC PWM-2.

Estado de Comutação	Seqüência de Chaveamento					
	S_1	S_{1c}	S_2	S_{2c}	S_3	S_{3c}
N_2	0	1	0	1	0	1
O_2^-	0	1	1	0	0	1
O_2^+	1	0	0	1	1	0
P_2	1	0	1	0	1	0



(a)



(b)

Figura 4.12: Perdas no ANPC PWM2 técnica: (a) SPWM , (b) HPWM ($\mu=0.5$).

Analisando os estados de chaveamento da Tabela 4.4, pode-se perceber que a célula 2 comuta a elevada frequência, enquanto as outras células comutam a baixa frequência. Tal fato é comprovado na Figura 4.12, na qual apenas a célula 2 possui perdas de comutação significativas. Ou seja, as chaves mais estressadas são os dispositivos $T_2 - D_2$ e $T_{2c} - D_{2c}$. Já os transistores T_1, T_{1c}, T_3 e T_{3c} possuem perdas muito próximas a zero. A partir dessa distribuição de perdas é possível notar que a técnica PWM-2 também não permite distribuição homogênea entre os dispositivos que compõe o conversor ANPC.

A Figura 4.13 mostra as correntes nos transistores T_{a1}, T_{a1c}, T_{a3} e T_{a3c} da estrutura ANPC PWM2 operado com SPWM. Enquanto a Figura 4.14 mostra as correntes nas mesmas chaves da estrutura ANPC PWM2 operado com HPWM. As correntes apresentadas reforçam que as perdas nessas chaves são muito próximas a zero.




Figura 4.13: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta1c} (c) i_{Ta3} (d) i_{Ta3c} no ANPC PWM2(SPWM).




Figura 4.14: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta1c} (c) i_{Ta3} (d) i_{Ta3c} no ANPC PWM2(HPWM).

ANPC PWM-3:

A Tabela 4.5 apresenta a seqüência de chaveamento aplicada ao ANPC PWM-3. A Figura 4.15 mostra as perdas por chaveamento e por condução de cada transistor e diodo que compõe a estrutura ANPC PWM-3, a qual é utilizada tanto para a técnica SPWM como a HPWM.

Tabela 4.5: Seqüência de Chaveamento para o ANPC PWM-3.


Estado de Comutação	Seqüência de Chaveamento					
	S_1	S_{1c}	S_2	S_{2c}	S_3	S_{3c}
N_2	0	1	0	1	0	1
O_1^-	0	0	0	1	1	0
O_2^-	0	1	1	0	0	1
O_1^+	0	1	1	0	0	0
O_2^+	1	0	0	1	1	0
P_2	1	0	1	0	1	0

É possível notar que esta técnica de modulação permite obter um melhor balanceamento da distribuição de perdas entre os dispositivos de potência. Apenas os dispositivos T_1 e T_{3c} não utilizados em nenhuma definição de estado de chaveamento. As chaves com maiores perdas de comutação são os diodos D_2 e D_{2c} , uma vez que as seqüências de chaveamento para N_2 , P_2 , O_2^- , O_2^+ são iguais as geradas pelo PWM-2.


É importante observar que as chaves trabalham a uma freqüência igual à metade da freqüência de comutação utilizada nas estratégias PWM-1 e PWM-2; já que a estratégia PWM-3 permite a obtenção de uma duplicação natural da freqüência de comutação aparente.

A distribuição de perdas na topologia ANPC também é simétrica. Isto é, as perdas totais nos dispositivos $T_1 - D_1$ são iguais às perdas nos dispositivos $T_{3c} - D_{3c}$. As perdas totais em $T_{1c} - D_{1c}$ são iguais às perdas de $T_3 - D_3$; e as perdas em $T_2 - D_2$ são idênticas a $T_{2c} - D_{2c}$.

A Figura 4.16 mostra as correntes nos transistores T_{a1} e T_{a3c} da estrutura ANPC PWM3 operado com SPWM. Enquanto a Figura 4.17 mostra as correntes nas mesmas chaves da estrutura ANPC PWM3 operado com HPWM. As correntes apresentadas reforçam que as perdas nessas chaves são muito próximas a zero.




(a)




(b)

Figura 4.15: Perdas no ANPC PWM3 técnica: (a) SPWM e (b) HPWM ($\mu=0.5$).



(a)



(b)

Figura 4.16: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta3c} no ANPC PWM3 (SPWM).

A Tabela 4.6 mostra os valores de simulação de THD e de FP da topologia ANPC, para as técnicas de controle OCC e OCC Híbrido ($\mu=0.5$).




Figura 4.17: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta3c} no ANPC PWM1(HPWM).

Tabela 4.6: Resultados de simulação de THD e de FP para ANPC

Parâmetro	PWM-1		PWM-2		PWM-3	
	OCC	OCC Híbrido	OCC	OCC Híbrido	OCC	OCC Híbrido
THD i (%)	2,15	1,93	2,23	1,95	2,16	1,92
FP	0,997	0,998	0,997	0,998	0,998	0,998

A Figura 4.18 apresenta as formas de onda de tensão e corrente de entrada da topologia ANPC, obtidas por simulação, para visualização do fator de potência.




Figura 4.18: Resultados de simulação do fator de potência da topologia ANPC com (a) PWM1 OCC (b) PWM1 OCC Híbrido ($\mu=0.5$) (c) PWM2 OCC (d) PWM2 OCC Híbrido ($\mu=0.5$) (e) PWM3 OCC e (f) PWM3 OCC Híbrido ($\mu=0.5$)

4.6 Análise das Estruturas Bidirecionais com Três Braços



As perdas totais de cada topologia e as perdas individuais dos transistores e diodos utilizados nas topologias ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3 são apresentadas nesta seção. Os parâmetros utilizados nas simulações de estimativas de perdas são mostrados no Apêndice A. A Tabela 4.7 apresenta a seqüência de chaveamento aplicada às três estruturas.

Tabela 4.7: Seqüência de Chaveamento para ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3.

Estado de Comutação	Seq. de Chaveamento			
	S_1	S_{1c}	S_2	S_{2c}
N	0	1	0	1
O	0	1	1	0
P	1	0	1	0

- **ANPC-3BB1 e ANPC-3BB2:**

A Figura 4.19(a) mostra um braço do retificador ANPC-3BB1, o qual é constituído por quatro chaves bidirecionais. Enquanto que a Figura 4.19(b) mostra as perdas por chaveamento e condução de cada transistor e diodo que compõe a estrutura.



(b)

Figura 4.19: ANPC-3BB1: (a) Braço do retificador, (b) Perdas

A estrutura ANPC-3BB2 é dual da topologia ANPC-3BB1, sendo que a Figura 4.20(a) mostra um braço dessa estrutura. Da mesma forma, na Figura 4.20(b) é apresentada as perdas dos dispositivos semicondutores que compõem a estrutura.

As estruturas ANPC-3BB1 e ANPC-3BB2 possuem perdas totais idênticas e equivalentes a 36 W. As chaves mais estressadas são os transistores T_{1c} e T_2 , os quais são utilizadas na determinação dos três estados de comutação P , N e O . Entretanto, os transistores T_1 e T_{2c} possuem perdas próximas a zero.

Analisando as Figuras 4.19(b) e 4.20(b) pode-se concluir que a distribuição das perdas não é simétrica. As perdas totais nos dispositivos T_1 - D_1 e T_{2c} - D_{2c} são iguais. Já nos dispositivos T_{1c} - D_{1c} e T_2 - D_2 não. No caso da estrutura ANPC-3BB1 o diodo D_{1c} tem mais perdas de condução que o diodo D_2 . Isso ocorre devido a D_{1c} ser utilizado para obter o estado de comutação N e O , enquanto D_2 é empregado apenas na determinação do estado O . A mesma análise dual é válida para a estrutura ANPC-3BB2.





Figura 4.20: ANPC-3BB2: (a) Braço do retificador , (b) Perdas

A Figura 4.21 mostra as correntes nos transistores T_{a1} e T_{a2c} da estrutura ANPC-3BB1 operado com SPWM. Enquanto a Figura 4.22 mostra as correntes nas mesmas chaves da estrutura ANPC-3BB2 operado com SPWM. As correntes apresentadas reforçam que as perdas nessas chaves são muito próximas a zero.




Figura 4.21: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta2c} no ANPC-3BB1.




Figura 4.22: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta2c} no ANPC-3BB2.

• ANPC-3BB3:

A Figura 4.23(a) mostra um braço do retificador ANPC-3BB3, constituído por quatro chaves bidirecionais e dois diodos. A Figura 4.23(b) apresenta as perdas por condução e chaveamento dos dispositivos que compõem essa estrutura.

As perdas totais para a estrutura ANPC-3BB3, utilizando a técnica SPWM, são de 39 W.

A distribuição de perdas nessa estrutura é simétrica. As perdas totais dos dispositivos $T_{1c}-D_{1c}$ e $T_{2c}-D_{2c}$ são iguais. Assim como as perdas de $T_{1c}-D_{1c}$ e $T_{2c}-D_{2c}$ são idênticas. O mesmo é válido para os diodos D_u e D_d . As chaves mais estressadas entre essas são os transistores T_{1c} e T_{2c} , os quais determinam o estado de comutação O . Por outro lado os transistores T_{1c} e T_{2c} possuem perdas muito próximas a zero.

A Figura 4.24 mostra as correntes nos transistores T_{a1} e T_{a2c} e nos diodos D_{a1c} e D_{a2} da estrutura ANPC-3BB3 operado com SPWM. As correntes apresentadas reforçam que as perdas nessas chaves são muito próximas a zero.

A Figura 4.25 apresenta as formas de onda de tensão e corrente de entrada das topologias ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3, obtidas por simulação, para visualização do fator de potência.





Figura 4.23: ANPC-3BB3: (a) Braço do retificador, (b) Perdas

A Figura 4.25 apresenta as formas de onda de tensão e corrente de entrada das topologias ANPC-3BB2 e ANPC-3BB3, obtidas através da plataforma experimental, para visualização do fator de potência.

A Tabela 4.8 mostra os resultados de simulação de THD e de FP para as topologias ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3, operando com OCC.

Tabela 4.8: Resultados de simulação de THD e FP para ANPC-3BB1, ANPC-3BB2 e ANPC-3BB3

Parâmetro	ANPC-3BB1	ANPC-3BB2	ANPC-3BB3
THD i (%)	2,16	2,16	2,24
FP	0,998	0,998	0,997

A Tabela 4.9 mostra os resultados experimentais de THD e de FP para as estrutura ANPC-3BB2 e ANPC-3BB3, operando com OCC.




Figura 4.24: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta2c} (c) i_{Da1c} (d) i_{Da2} no ANPC-3BB3.




Figura 4.25: Resultados de simulação do fator de potência das topologias (a) ANPC-3BB1 (b) ANPC-3BB2 (c) ANPC-3BB3




Figura 4.26: Resultados experimentais do fator de potência da topologia (a) ANPC-3BB2 e (b) ANPC-3BB3

Tabela 4.9: Resultados experimentais de THD e de FP para ANPC-3BB2 e ANPC-3BB3

Parâmetro	ANPC-3BB2	ANPC-3BB3
THD i (%)	2,40	2,76
FP	0,992	0,993

4.7 Análise das Estruturas Bidirecionais com Dois Braços

As perdas totais de cada topologia e as perdas individuais dos transistores e diodos utilizados nas topologias NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3 são apresentadas nesta seção. Os parâmetros utilizados nas simulações de estimativas de perdas são mostrados no Apêndice A.

• NPC-2BB1:


A Figura 4.27(a) mostra um braço do retificador NPC-2BB1, que é constituído por quatro chaves bidirecionais e dois diodos de grampeamento. As perdas dos dispositivos que compõem essa estrutura são apresentadas na Figura 4.27(b).

A estrutura NPC-2BB1 é constituída por dois braços da topologia NPC. Devido a isso, as perdas por condução e chaveamento são menores, totalizando 36 W. Também, a distribuição simétrica das perdas totais entre os dispositivos é mantida.


Porém, analisando a Figura 4.27(b), pode-se perceber que a distribuição das perdas da estrutura NPC-2BB1 é diferente do retificador NPC. Os transistores T_1 e T_{2c} , que possuem perdas muito próximas a zero na topologia NPC, para o caso NPC-2BB1 possuem perdas de comutação e condução mais significativas. As chaves com maiores perdas de comutação para os dois casos são os transistores mais internos T_{1c} e T_2 . Porém, a estrutura NPC-2BB1 permite obter um melhor balanceamento da distribuição das perdas entre os dispositivos de potência, do que a topologia NPC.

• ANPC-2BB1:

A Figura 4.28(a) mostra um braço do retificador ANPC-2BB1, que é constituído por seis chaves bidirecionais. As perdas dos dispositivos que compõem essa estrutura são apre-



(a)



(b)

Figura 4.27: NPC-2BB1: (a) Braço do retificador, (b) Perdas nos semicondutores

sentadas na Figura 4.28(b).

A estrutura ANPC-2BB1 é constituída por dois braços da topologia ANPC. Devido a isso, as perdas por condução e chaveamento são menores, totalizando 38 W. Também, a distribuição simétrica das perdas totais entre os dispositivos é mantida.

A seqüência de chaveamento aplicada a essa estrutura é a mesma que a utilizada no ANPC PWM-2, a qual é apresentada na Tabela 4.4.

Analisando a Figura 4.28(b), pode-se perceber que a característica da técnica de modulação PWM-2 é mantida. A célula 2 comuta a elevada freqüência, enquanto as outras células comutam a baixa freqüência. Dessa forma, a célula 2 possui perdas de comutação significativas, sendo as chaves mais estressadas os dispositivos T_2 e T_{2c} . Os transistores T_1 , T_{1c} , T_3 e T_{3c} , que possuem perdas muito próximas a zero no ANPC, agora possuem perdas significativas.






Figura 4.28: ANPC-2BB1: (a) Braço do retificador , (b) Perdas nos semicondutores

- **ANPC-2BB2 e ANPC-2BB3:**

A Figura 4.29(a) mostra um braço do retificador ANPC-2BB2, o qual é constituído por quatro chaves bidirecionais, enquanto a Figura 4.29(b) mostra as perdas por chaveamento e condução de cada transistor e diodo que compõe a estrutura.

A estrutura ANPC-2BB3 é dual da topologia ANPC-2BB2, sendo que a Figura 4.30(a) mostra um braço dessa estrutura. Da mesma forma, na Figura 4.30(b) são apresentadas as perdas dos dispositivos semicondutores que compõem a estrutura.

A estrutura ANPC-2BB2 é constituída por dois braços da topologia ANPC-3BB2, enquanto que a estrutura ANPC-2BB3 é constituída por dois braços da topologia ANPC-3BB1. Os retificadores ANPC-2BB2 e ANPC-2BB3 são estruturas duais, por isso possuem perdas totais idênticas e equivalentes a 32 W.




(b)

Figura 4.29: ANPC-2BB2: (a) Braço do retificador, (b) Perdas nos semicondutores


As chaves mais estressadas são os transistores T_{1c} e T_2 , como é constatado na distribuição de perdas das estruturas ANPC-3BB1 e ANPC-3BB2. Entretanto, na distribuição de perdas das topologias ANPC-2BB2 e ANPC-2BB3, os transistores T_1 e T_{2c} possuem perdas de comutação e de condução significativas.

Pode-se perceber pela Figura 4.30(b), que a distribuição de perdas também não é simétrica para as estruturas de dois braços. As perdas totais nos dispositivos T_1 - D_1 e T_{2c} - D_{2c} são iguais. Já nos dispositivos T_{1c} - D_{1c} e T_2 - D_2 não. No caso da estrutura ANPC-2BB2 o diodo D_2 tem mais perdas de condução que o diodo D_{1c} . Isso ocorre devido a D_2 ser utilizado para obter o estado de comutação P e O , enquanto D_{1c} é empregado apenas na determinação do estado O . A mesma análise dual é válida para a estrutura ANPC-2BB3.

A Figura 4.31 apresenta as formas de onda de tensão e corrente de entrada das topologias NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3, obtidas por simulação, para visualização do fator de potência.



(a)



(b)

Figura 4.30: ANPC-2BB3: (a) Braço do retificador , (b) Perdas nos semicondutores

A Figura 4.32 apresenta as formas de onda de tensão e corrente de entrada das topologias NPC-2BB1 e ANPC-2BB2, obtidas através da plataforma experimental, para visualização do fator de potência.

A Tabela 4.10 mostra os resultados de simulação de THD e de FP das topologias NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3, operando com OCC.

Tabela 4.10: Resultados de simulação de THD para NPC-2BB1, ANPC-2BB1, ANPC-2BB2 e ANPC-2BB3

Parâmetro	NPC-2BB1	ANPC-2BB1	ANPC-2BB2	ANPC-2BB3
THD i (%)	2,06	2,06	2,06	2,05
FP	0,992	0,992	0,992	0,992

A Tabela 4.11 mostra os resultados experimentais de THD e de FP para as estrutura NPC-2BB1 e ANPC-2BB2, operando com OCC.




Figura 4.31: Resultados de simulação do fator de potência da topologia (a) NPC-2BB1 (b) ANPC-2BB1 (c) ANPC-2BB2 e (d) ANPC-2BB3




Figura 4.32: Resultados experimentais do fator de potência da topologia (a) ANPC-3BB2 e (b) ANPC-3BB3

Tabela 4.11: Resultados experimentais de THD para NPC-2BB1 e ANPC-2BB2

Parâmetro	NPC-2BB1	ANPC-2BB2
THD i (%)	1,59	1,98
FP	0,966	0,962

4.8 Análise das Estruturas Unidirecionais com Três Braços

As perdas totais de cada topologia e as perdas individuais dos transistores e diodos utilizados nas topologias: NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3 são apresentadas nesta seção. Os parâmetros utilizados nas simulações de estimativas de perdas são mostrados no Apêndice A.

A Tabela 4.12 apresenta a seqüência de chaveamento aplicada ao NPC-3BU1, ANPC-3BU2 e ANPC-3BU3.


Tabela 4.12: Seqüência de Chaveamento para NPC-3BU1, ANPC-3BU2 e ANPC-3BU3

Estado de Comutação	Seq. de Chaveam.	
	S_1	S_2
N	0	1
O	1	1
P	1	0


• NPC-3BU1:

A Figura 4.33(a) mostra um braço do retificador NPC-3BU1, o qual é constituído por duas chaves bidirecionais e quatro diodos. Enquanto que a Figura 4.33(b) mostra as perdas por chaveamento e condução de cada transistor e cada diodo que compõe a estrutura.

A estrutura NPC-3BU1 possui perdas totais de condução e de comutação iguais a 35 W. A partir da Figura 4.33(b) pode-se perceber que a distribuição das perdas é simétrica. As perdas totais nos dispositivos T_1-D_1 e T_2-D_2 são iguais. Assim como as perdas de D_{u1} e D_{d1} ; e de D_{u2} e D_{d2} .



(a)



(b)

Figura 4.33: NPC-3BU1: (a) Braço do retificador , (b) Perdas nos semicondutores



As chaves com maiores perdas de comutação são os transistores T_1 e T_2 . Já que T_1 determina os estados de comutação P e O e T_2 determina N e O .

Também é possível notar que esta técnica de modulação permite obter um bom balanceamento da distribuição de perdas entre os dispositivos de potência. Isso porque todas as chaves possuem perdas, ou seja, são utilizadas.

• ANPC-3BU2 e ANPC-3BU3:

A Figura 4.34(a) mostra um braço do retificador ANPC-3BU2, o qual é constituído por duas chaves bidirecionais e dois diodos. Enquanto que a Figura 4.34(b) mostra as perdas por chaveamento e condução de cada transistor e cada diodo que compõe a estrutura.

A estrutura ANPC-3BU3 é dual da topologia ANPC-3BU2, sendo que a Figura 4.35(a)



(b)


Figura 4.34: ANPC-3BU2: (a) Braço do retificador, (b) Perdas nos semicondutores

mostra um braço dessa estrutura. Da mesma forma, na Figura 4.35(b) é apresentada as perdas dos dispositivos semicondutores que compõe a estrutura.


As estruturas ANPC-3BU2 e ANPC-3BU3 possuem perdas totais idênticas e equivalentes a 32 W. As chaves mais estressadas são os transistores T_1 e T_2 , os quais são utilizadas na determinação dos estados de comutação P e O para o ANPC-3BU2; e N e O para o ANPC-3BU3.

Analisando as Figuras 4.34(b) e 4.35(b) pode-se concluir que a distribuição das perdas não é simétrica. As perdas totais nos dispositivos D_u e D_d são iguais. Já nos dispositivos T_1 - D_1 e T_2 - D_2 não. No caso da estrutura ANPC-3BU2 o diodo D_1 tem mais perdas de condução que o diodo D_2 . Isso ocorre devido a D_1 ser utilizado para obter o estado de comutação P e O , enquanto D_2 é empregado apenas na determinação do estado O . A mesma análise dual é válida para a estrutura ANPC-3BU3.

- **ANPC-3BU1:**



(a)



(b)

Figura 4.35: ANPC-3BU3: (a) Braço do retificador , (b) Perdas nos semicondutores

A Figura 4.36(a) mostra um braço do retificador ANPC-3BU1, o qual é constituído por quatro chaves bidirecionais e dois diodos. Enquanto que a Figura 4.36(b) mostra as perdas por chaveamento e condução de cada transistor e cada diodo que compõe a estrutura.

A Tabela 4.1 mostra a seqüência de chaveamento aplicada ao ANPC-3BU1.

Tabela 4.13: Seqüência de Chaveamento para ANPC-3BU1

Estado de Comutação	Seq. de Chaveamento			
	S_1	S_{1c}	S_2	S_{2c}
N	0	1	0	1
O^-	0	1	1	0
O^+	1	0	0	1
P	1	0	1	0

A estrutura ANPC-3BU1 possui perdas totais de condução e de comutação iguais a 36 W. A partir da Figura 4.36(b) pode-se perceber que a distribuição das perdas é simétrica.





Figura 4.36: ANPC-3BU1: (a) Braço do retificador , (b) Perdas nos semicondutores

As perdas totais nos dispositivos T_2 - D_2 e T_{2c} - D_{2c} são iguais, assim como as perdas de T_1 - D_1 e T_{1c} - D_{1c} . O mesmo é válido para os diodos D_u e D_d .

As chaves com maiores perdas de comutação são os transistores T_2 e T_{2c} . Esses conduzem para a determinação dos estados O^- e O^+ e são bloqueados para a obtenção dos estados P e N . Os transistores T_1 e T_{1c} e os diodos D_2 e D_{2c} perdas próximas a zero.

A Figura 4.37 mostra as correntes nos transistores T_{a1} e T_{a1c} e nos diodos D_{a2} e D_{a2c} da estrutura ANPC-3BU1 operado com SPWM. As correntes apresentadas reforçam que as perdas nessas chaves são muito próximas a zero.

A Tabela 4.14 mostra os resultados de simulação de THD e de FP das topologias NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3, operando com OCC.

A Tabela 4.15 mostra os resultados experimentais de THD e de FP para a estrutura




Figura 4.37: Corrente na fase a comparada com a corrente na chave (a) i_{Ta1} (b) i_{Ta1c} (c) i_{Da2} (d) i_{Da2c} no ANPC-3BU1.

Tabela 4.14: Resultados de Simulação de THD e FP para NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3

Parâmetro	NPC-3BU1	ANPC-3BU1	ANPC-3BU2	ANPC-3BU3
THD i (%)	2,51	2,49	2,50	2,43
FP	0,997	0,997	0,997	0,997

NPC-3BU1, operando com OCC.

Tabela 4.15: Resultados experimentais de THD e FP para NPC-3BU1

Parâmetro	NPC-3BU1
THD i (%)	2,91
FP	0,993

A Figura 4.38 apresenta as formas de onda de tensão e corrente de entrada das topologias NPC-3BU1, ANPC-3BU1, ANPC-3BU2 e ANPC-3BU3, obtidas por simulação para visualização do fator de potência.




Figura 4.38: Resultados de simulação do fator de potência da topologia (a) NPC-3BU1 (b) ANPC-3BU1 (c) ANPC-3BU2 (d) ANPC-3BU3

A Figura 4.39 apresenta as formas de onda de tensão e corrente de entrada da topologia NPC-3BU1, obtidas através de plataforma experimental para visualização do fator de potência.




Figura 4.39: Retificador NPC-3BU1.

4.9 Conclusões

Neste capítulo é proposto quantificar as perdas nos semicondutores de potência, o FP e a THD dos retificadores de três níveis NPC, ANPC e com número reduzido de componentes. A topologia que apresenta maiores perdas é a que possui maior quantidade de componentes: a ANPC. Essa topologia permite três tipos de modulação por largura de pulso (PWM-1, PWM-2 e PWM-3). As três estratégias são equivalentes do ponto de vista de perdas totais do conversor. Porém a técnica de modulação PWM-3 permite obter um melhor balanceamento da distribuição de perdas entre os dispositivos de potência. As estruturas que apresentaram menores perdas são: a ANPC-3BU2 e a ANPC-2BB2. Sendo que a ANPC-3BU3 é dual da ANPC-3BU2; e a ANPC-2BB3 é dual da ANPC-2BB2. Pode-se perceber que a topologia ANPC-2BB2 é constituída por apenas 8 chaves bidirecionais e nenhum diodo. A ANPC-3BU2 é composta por menos chaves bidirecionais, somente 6, mas possui também 6 diodos. Logo, tem-se uma compensação e as perdas totais de condução e comutação ficam aproximadamente iguais para ambas as estruturas. Em todas as situações, os retificadores garantiram baixa taxa de THD e alto FP. O estudo proposto no capítulo 4 é validado a partir dos resultados de simulação.

5

Conclusões e Trabalhos Futuros

5.1 Conclusões

Este trabalho de dissertação propôs a operação dos retificadores de três níveis NPC, ANPC e com número reduzido de componentes. As estruturas reduzidas foram classificadas de acordo: com o número de braços (3B - três braços ou 2B - dois braços) e com o fluxo de potência (B - bidirecional ou U - unidirecional). Dessa forma, as estruturas com número reduzido de componentes formaram três grupos de retificadores, os quais são: bidirecionais com três braços, unidirecionais com três braços e bidirecionais com dois braços.

Dessa forma, foram estudadas: a estrutura convencional NPC; a nova estrutura proposta ANPC; e onze estruturas reduzidas oriundas das duas primeiras topologias mencionadas. Para todas foi apresentado o estudo da configuração do sistema, o princípio de funcionamento e a estratégia de controle OCC aplicada a estrutura. A verificação de funcionamento dessas foi realizado através da apresentação de resultados de simulação e de resultados experimentais.

Para as topologias NPC e ANPC foram aplicadas as estratégias de controle OCC SPWM e OCC HPWM. Em ambas as estratégias, os retificadores NPC e ANPC garantiram correntes trifásicas de entrada senoidais e tensões nos capacitores do barramento balanceadas. No caso das estruturas com número reduzido de componentes isso não ocorreu. Os resultados experimentais apresentaram índices elevados de THD. Devido a isso, nesse trabalho, para as

estruturas com número reduzido de componentes foi apresentado apenas a estratégia OCC SPWM.

A Tabela 5.1 apresenta a comparação entre as estruturas estudadas neste trabalho de dissertação. Para tanto é mostrado de cada estrutura: quantidade de chaves bidirecionais e diodos que é composta sua estrutura, estratégia de controle utilizada, perdas totais obtidas, THD e fator de potência.

Tabela 5.1: Comparação entre estruturas a partir de resultados de simulação

Nomenclatura da Estrutura	Chaves Bidirecionais	Diodos	Estratégia de Controle	Perdas Totais (W)	THD (%)	FP
NPC	12	6	SPWM	41	2,16	0,998
			HPWM	41	1,95	0,998
ANPC-PWM1	18	-	SPMW	42	2,15	0,997
			HPMW	42	1,93	0,998
ANPC-PWM2	18	-	SPMW	42	2,23	0,997
			HPMW	42	1,95	0,998
ANPC-PWM3	18	-	SPMW	42	2,16	0,998
			HPMW	42	1,92	0,998
ANPC-3BB1	12	-	SPMW	36	2,16	0,998
ANPC-3BB2	12	-	SPMW	36	2,16	0,998
ANPC-3BB3	12	6	SPMW	39	2,24	0,997
NPC-2BB1	8	4	SPMW	36	2,06	0,992
ANPC-2BB1	12	-	SPMW	38	2,06	0,992
ANPC-2BB2	8	-	SPMW	32.5	2,06	0,992
ANPC-2BB3	8	-	SPMW	32.5	2,05	0,992
NPC-3BU1	6	12	SPMW	35	2,51	0,997
ANPC-3BU1	12	6	SPMW	36	2,49	0,997
ANPC-3BU2	6	6	SPMW	32	2,50	0,997
ANPC-3BU3	6	6	SPMW	32	2,43	0,997

A partir da Tabela 5.1 pode-se concluir que as perdas totais não são proporcionais a redução de componentes. A estrutura ANPC-2BB2 possui 55% menos chaves bidirecionais que a topologia ANPC. No entanto, as perdas reduziram apenas 33%.

As estruturas que apresentaram menores perdas são: a ANPC-3BU2 e a ANPC-2BB2. Sendo que a ANPC-3BU3 é dual da ANPC-3BU2; e a ANPC-2BB3 é dual da ANPC-2BB2. Pode-se perceber que a topologia ANPC-2BB2 é constituída por apenas 8 chaves bidirecionais e nenhum diodo. A ANPC-3BU2 é composta por menos chaves bidirecionais, somente 6, mas possui também 6 diodos. Logo, tem-se uma compensação e as perdas totais de condução e

comutação ficam aproximadamente iguais para ambas as estruturas.

Logicamente, a topologia que apresenta maiores perdas é a que possui maior quantidade de componentes: a ANPC. Essa topologia permite três tipos de modulação por largura de pulso (PWM1, PWM2 e PWM3). Essas estratégias diferem entre si pelo tipo de comutação e pelo número de estados de chaveamento para obtenção do nível zero. As três estratégias são equivalentes do ponto de vista de perdas totais do conversor. Porém a técnica de modulação PWM3 permite obter um melhor balanceamento da distribuição de perdas entre os dispositivos de potência.

Concluindo, este trabalho buscou utilizar uma estratégia de controle simples e eficaz, que é a estratégia OCC, no controle de diversas topologias. Os resultados de simulação se apresentaram de forma satisfatória, sendo que os índices de THD, fator de potência e balanceamento do barramento CC atingiram valores aceitáveis, como mostra a Tabela 5.1. Por fim, os resultados obtidos com os ensaios experimentais comprovam os estudos realizados por meio de simulações.

5.2 Trabalhos Futuros

Como propostas para continuação dos estudos iniciados neste trabalho, têm-se:

- Verificar os limites de operação das configurações estudadas, em termos de frequência de chaveamento e potência;
- Verificar a operação das configurações estudadas com a variação índice de modulação;
- Realizar o estudo das topologias com apenas uma carga.
- Averiguar a causa do ruído nas correntes das topologias unidirecionais;
- Implementar a técnica OCC Híbrida para as topologias com número reduzido de componentes;
- Realizar o estudo das perdas levando em consideração a frequência média e os esforços nas chaves;

Referências Bibliográficas

- Andrade, A. S. (2012) Técnicas de Modulação para Inversores de Três Níveis do Tipo Diodo Grampeado: Balanceamento no Ponto Neutro, Cálculo de Perdas e Redução no Número de Componentes, Dissertação, Universidade Federal de Campina Grande, Campina Grande - Paraíba - Brasil.
- Attaianese, C.; Di Monaco, M. e Tomasso, G. (2010) Three-phase three-level active npc converters for high power systems, In: *Power Electronics Electrical Drives Automation and Motion (SPEEDAM), 2010 International Symposium on*, pp. 204 –209.
- Baker, R. H. e Bannister, L. H. (1975) Electric power converter, U.S. Patent 3 867 643.
- Bento, A. e da Silva, E. (2008) One-cycle control strategy for three-phase rectifiers, In: *CBA - Congresso Brasileiro de Automatica*.
- Bento, A.; dos Santos, E. e da Silva, E. (2006) Unified one-cycle controller for bidirectional boost power factor correction rectifiers, In: *Industry Applications Conference, 2006. 41st IAS Annual Meeting. Conference Record of the 2006 IEEE*, vol. 2, pp. 541 –547.
- Bento, A.; Vieira, P. e da Silva, E. (2012) Application of the one-cycle control technique to a three-phase three-level npc rectifier, In: *Proc. of IEEE Energy Conversion Congress and Exposition, ECCE2012*, pp. pp. 1056–1063.
- Bento, A. A. M. (2009) A Técnica de Controle de um Ciclo Aplicada à Correção do Fator de Potência com Retificadores Boost, Ph. D. Thesis, Universidade Federal de Campina Grande, Campina Grande - Paraíba - Brasil.
- Bhat, A. H. e Agarwal, P. (2008) Three-phase, power quality improvement ac/dc converters, *Electric Power Systems Research* 78, pp. 276–289.
- Bierhoff, M. e Fuchs, F. (2004) Semiconductor losses in voltage source and current source igtb converters based on analytical derivation, In: *Power Electronics Specialists Conference*,

2004. *PESC 04. 2004 IEEE 35th Annual*, vol. 4, pp. 2836 – 2842 Vol.4.
- Bierhoff, M.; Brandenburg, H. e Fuchs, F. (2007) An analysis on switching loss optimized pwm strategies for three phase pwm voltage source converters, In: *Industrial Electronics Society, 2007. IECON 2007. 33rd Annual Conference of the IEEE*, pp. 1512 –1517.
- Blasko, V. (1996) A hybrid pwm strategy combining modified space vector and triangle comparison methods, In: *Power Electronics Specialists Conference, 1996. PESC '96 Record., 27th Annual IEEE*, vol. 2, pp. 1872 –1878 vol.2.
- Bruckner, T. e Bemet, S. (2001) Loss balancing in three-level voltage source inverters applying active npc switches, In: *Power Electronics Specialists Conference, 2001. PESC. 2001 IEEE 32nd Annual*, vol. 2, pp. 1135 –1140 vol.2.
- Bruckner, T.; Bernet, S. e Guldner, H. (2005) The active npc converter and its loss-balancing control, *IEEE Transactions on Industrial Electronics*, **52**(3):855 – 868.
- Corzine, K. e Baker, J. (2002) Reduced-parts-count multilevel rectifiers, *IEEE Transactions on Industrial Electronics*, **49**(4):766 – 774.
- Floricaud, D.; Floricaud, E. e Gateau, G. (2008) Three-level active npc converter: Pwm strategies and loss distribution, In: *Industrial Electronics, 2008. IECON 2008. 34th Annual Conference of IEEE*, pp. 3333 –3338.
- Franquelo, L.; Rodriguez, J.; Leon, J.; Kouro, S.; Portillo, R. e Prats, M. (2008) The age of multilevel converters arrives, *IEEE Industrial Electronics Magazine*, **2**(2):28 –39.
- Hava, A.; Kerkman, R. e Lipo, T. (1997) A high performance generalized discontinuous pwm algorithm, In: *Applied Power Electronics Conference and Exposition, 1997. APEC '97 Conference Proceedings 1997., Twelfth Annual*, vol. 2, pp. 886 –894 vol.2.
- Hefner, A.R., J. (1990) Device models, circuit simulation, and computer-controlled measurements for the igbt, In: *Computers in Power Electronics, 1990 IEEE Workshop on*, pp. 233 –243.
- Hua, B.; Zhengming, Z.; Shuo, M.; Jianzheng, L. e Xiaoying, S. (2003) Comparison of three pwm strategies-s pwm, svpwm one-cycle control, In: *Power Electronics and Drive Systems, 2003. PEDS 2003. The Fifth International Conference on*, vol. 2, pp. 1313 – 1316 Vol.2.

- Jiang, T.; Mao, P. e Xie, S. (2010) Analysis and improvement on input current of one-cycle controlled pfc converter, In: *Industrial Electronics and Applications (ICIEA), 2010 the 5th IEEE Conference on*, pp. 2094 –2098.
- Kharitonov, S.; Petrov, M.; Korobkov, D.; Maslov, M. e Zhoraev, T. (2005) A principle of calculation dynamic and static power losses with hard-switching igbt, In: *Electron Devices and Materials, 2005. Proceedings. 6th Annual. 2005 International Siberian Workshop and Tutorials on*, pp. 147 – 149.
- Kouro, S.; Malinowski, M.; Gopakumar, K.; Pou, J.; Franquelo, L.; Wu, B.; Rodriguez, J.; Pe? andrez, M. e Leon, J. (2010) Recent advances and industrial applications of multilevel converters, *IEEE Transactions on Industrial Electronics*, **57**(8):2553 –2580.
- Lai, J.-S. e Peng, F. Z. (1995) Multilevel converters-a new breed of power converters, In: *Industry Applications Conference, 1995. Thirtieth IAS Annual Meeting, IAS '95., Conference Record of the 1995 IEEE*, vol. 3, pp. 2348 –2356 vol.3.
- Lai, Z. e Smedley, K. M. (1998) A general constant-frequency pulsewidth modulator and its applications, *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, **45**(4):386 –396.
- Lai, Z.; Smedley, K. e Ma, Y. (1997) Time quantity one-cycle control for power-factor correctors, *IEEE Transactions on Power Electronics*, **12**(2):369 –375.
- Lauritzen, P. (1988) Simulation and modeling for power electronics, In: *Computers in Power Electronics, 1988., IEEE Workshop on*, pp. 37 –42.
- Lee, Y.-H.; Kim, R.-Y. e Hyun, D.-S. (1999) A novel svpwm strategy considering dc-link balancing for a multi-level voltage source inverter, In: *Applied Power Electronics Conference and Exposition, 1999. APEC '99. Fourteenth Annual*, vol. 1, pp. 509 –514 vol.1.
- Lin, B.-R. e Wei, T.-C. (2003) Three-phase high power factor rectifier with two npc legs, *IEE Proceedings - Electric Power Applications*, **150**(6):639 – 646.
- Lin, B.-R. e Yang, T.-Y. (2005a) Analysis and implementation of a three-level active filter with a reduced number of power semiconductors, *Electric Power Applications, IEE Proceedings -*, **152**(5):1055 – 1064.
- Lin, B.-R. e Yang, T.-Y. (2005b) Three-phase high power factor ac/dc converter, *Electric Power Applications, IEE Proceedings -*, **152**(3):485 – 493.

- Lin, B.-R.; Lee, Y.-C. e Yang, T.-Y. (2003) Experimental verification of a three-phase multi-level rectifier with reduced number of power switches, *IEE Proceedings - Electric Power Applications*, **150**(5):600 – 606.
- Marchesoni, M.; Mazzucchelli, M. e Tenconi, S. (1988) A non conventional power converter for plasma stabilization, In: *Power Electronics Specialists Conference, 1988. PESC '88 Record., 19th Annual IEEE*, pp. 122 –129 vol.1.
- Mestha, L. e Evans, P. (1989) Analysis of on-state losses in pwm inverters, *Electric Power Applications*, *IEE Proceedings B*, **136**(4):189 –195.
- Meynard, T. A. e Foch (1992) Multi-level choppers for high voltage applications, *Proc. Eur. Conf. Power Electron. Appl.*, **2**:45–50.
- Milanovic, J. e Negnevitsky, M. (1998) Power quality problems and solutions: current understanding, In: *Harmonics And Quality of Power, 1998. Proceedings. 8th International Conference on*, vol. 1, pp. 30 –35 vol.1.
- Munk-Nielsen, S.; Tutelea, L. e Jaeger, U. (2000) Simulation with ideal switch models combined with measured loss data provides a good estimate of power loss, In: *Industry Applications Conference, 2000. Conference Record of the 2000 IEEE*, vol. 5, pp. 2915 –2922 vol.5.
- Nabae, A.; Takahashi, I. e Akagi, H. (1981) A new neutral-point-clamped pwm inverter, *IEEE Transactions on Industry Applications*, **IA-17**(5):518 –523.
- Oliveira, A. S. J. (2005) Estratégia Generalizada de Modulação por Largura de Pulso para Inversores Multiníveis, Ph. D. Thesis, Universidade Federal de Campina Grande, Campina Grande - Paraíba - Brasil.
- de Oliveira, A.S., J.; da Silva, E. e Jacobina, C. (2004) A hybrid pwm strategy for multilevel voltage source inverters, In: *Power Electronics Specialists Conference, 2004. PESC 04. 2004 IEEE 35th Annual*, vol. 6, pp. 4220 – 4225 Vol.6.
- Qiao, C. e Smedley, K. (2000) Three-phase unity-power-factor vienna rectifier with unified constant-frequency integration control, In: *Power Electronics Congress, 2000. CIEP 2000. VII IEEE International*, pp. 125 –130.
- Qiao, C. e Smedley, K. (2003) Unified constant-frequency integration control of three-phase

- standard bridge boost rectifiers with power-factor correction, *IEEE Transactions on Industrial Electronics*, **50**(1):100 – 107.
- Qiao, C.; Smedley, K.; Lai, Z. e Nabant, M. (1999) An improved integration-reset controlled single phase unity-power-factor boost rectifier with lower distortion, In: *Industrial Electronics Society, 1999. IECON '99 Proceedings. The 25th Annual Conference of the IEEE*, vol. 1, pp. 272 –277 vol.1.
- Rodriguez, J.; Lai, J.-S. e Peng, F. Z. (2002) Multilevel inverters: a survey of topologies, controls, and applications, *IEEE Transactions on Industrial Electronics*, **49**(4):724 – 738.
- Rodriguez, J.; Franquelo, L.; Kouro, S.; Leon, J.; Portillo, R.; Prats, M. e Perez, M. (2009) Multilevel converters: An enabling technology for high-power applications, *Proceedings of the IEEE*, **97**(11):1786 –1817.
- Singh, B.; Singh, B.; Chandra, A.; Al-Haddad, K.; Pandey, A. e Kothari, D. (2004) A review of three-phase improved power quality ac-dc converters, *IEEE Transactions on Industrial Electronics*, **51**(3):641 – 660.
- Smedley, K. (2008) One-cycle controller for renewable energy conversion systems, In: *Industrial Electronics, 2008. IECON 2008. 34th Annual Conference of IEEE*, pp. 13 –16.
- Smedley, K. e Cuk, S. (1991) One-cycle control of switching converters, In: *Power Electronics Specialists Conference, 1991. PESC '91 Record., 22nd Annual IEEE*, pp. 888 –896.
- Smedley, K. e Jin, T. (2005) One-cycle control and its applications in power quality control and renewable power generation, In: *Power Engineering Society General Meeting, 2005. IEEE*, pp. 2999 – 3007 Vol. 3.
- Tian, K.; Wang, M.; Liu, C. e Wei, B. (2008) A three-level rectifier with reduced number of power switches based on one-cycle control, In: *Electrical Machines and Systems, 2008. ICEMS 2008. International Conference on*, pp. 1855 –1859.
- Vieira, P. e da Silva, E. (2012) A digital current control strategy for one-cycle control based active neutral point clamped rectifier and three derived topologies, In: *10th IEEE/IAS International Conference on Industry Applications, INDUSCON2012*.
- Wu, B. (2006) High-power converters and ac drives, Hoboken: Jonh Wiley and Sons.
- Zhang, H. (2009) Research and design of three-phase six-switch high power factor rectifier

with one cycle control, In: *Power Electronics and Motion Control Conference, 2009. IPEMC '09. IEEE 6th International*, pp. 1704 –1707.

Zhao, Y.; Li, Y. e Lipo, T. (1995) Force commutated three level boost type rectifier, IEEE Transactions on Industry Applications, **31**(1):155 –161.

A

Apêndice A

Na Figura A.1 é apresentado o esquema para controle OCC para retificadores PFC trifásicos.




Figura A.1: Diagrama de controle OCC para retificadores PFC trifásicos.

B

Apêndice B

Os parâmetros utilizados nas simulações das estruturas constituídas por três braços, apresentadas neste trabalho, são mostrados na Tabela B.1.

Tabela B.1: Parâmetros utilizados nas simulações

Tensão de fase	100 V_{rms}
Frequência fundamental da tensão de fase	60 Hz
Tensão no barramento	350 V
Índice de modulação	0,81
Frequência de comutação	10 kHz
Indutores <i>boost</i>	5 mH
Capacitores do barramento	4400 uF
Potência na carga	1 kW

C

Apêndice C

Os parâmetros utilizados nas simulações das estruturas constituídas por dois braços, apresentadas neste trabalho, são mostrados na Tabela C.1.

Tabela C.1: Parâmetros utilizados nas simulações

Tensão de fase	$70 V_{rms}$
Frequência fundamental da tensão de fase	60 Hz
Tensão no barramento	350 V
Índice de modulação	0,57
Frequência de comutação	10 kHz
Indutores <i>boost</i>	5 mH
Capacitores do barramento	4400 uF
Potência na carga	1 kW