DSpace/Manakin Repository

Algoritmo de particionamento aplicado a sistemas dinamicamente reconfiguráveis em telecomunicações.

Mostrar registro simples

dc.creator.ID SOUZA, D. C. pt_BR
dc.creator.Lattes http://lattes.cnpq.br/8464956901652131 pt_BR
dc.contributor.advisor1 AGUIAR NETO, Benedito Guimarães.
dc.contributor.advisor1ID AGUIAR NETO, B. G pt_BR
dc.contributor.advisor1Lattes http://lattes.cnpq.br/3405447548131544 pt_BR
dc.contributor.advisor2 NANIVER, Lírida alves de Barros.
dc.contributor.advisor2ID NANIVER, L. A. B. pt_BR
dc.contributor.advisor2Lattes http://lattes.cnpq.br/0544303806551530 pt_BR
dc.contributor.referee1 NANIVER, Jean-François.
dc.contributor.referee2 BARROS, Edna Natividade da Silva.
dc.contributor.referee3 SILVA, Ivan Saraiva.
dc.contributor.referee4 FREIRE, Raimundo Carlos Silvério.
dc.contributor.referee5 BARROS, Marcelo Alves de.
dc.description.resumo Este trabalho tem como objetivo propor um algoritmo de particionamento hardware/software otimizado. Trabalha-se com a hipótese de que algumas características específicas de certos algoritmos já publicados possam ser combinadas vantajosamente, levando ao aprimoramento de um algoritmo de particionamento de base, e conseqüentemente dos sistemas heterogêneos gerados por ele. O conjunto de otimizações propostas para serem realizadas nesse novo algoritmo consiste de: generalização das arquiteturas-alvo candidatas com a inclusão de FPGA’s para o particionamento, consideração precisa dos custos e potências das funções mapeadas em hardware, agendamento de sistemas com hardware reconfigurável dinamicamente, e consideração de múltiplas alternativas de implementação de um nó de aplicação em um mesmo processador. Essas otimizações são implementadas em sucessivas versões do algoritmo de particionamento proposto, que são testadas com duas aplicações de processamento de sinais. Os resultados do particionamento demonstram o efeito de cada otimização na qualidade do sistema heterogêneo obtido. pt_BR
dc.publisher.country Brasil pt_BR
dc.publisher.department Centro de Engenharia Elétrica e Informática - CEEI pt_BR
dc.publisher.program PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA pt_BR
dc.publisher.initials UFCG pt_BR
dc.subject.cnpq Engenharia Elétrica pt_BR
dc.subject.cnpq Engenharia de Software pt_BR
dc.title Algoritmo de particionamento aplicado a sistemas dinamicamente reconfiguráveis em telecomunicações. pt_BR
dc.date.issued 2006-12
dc.description.abstract This work’s goal is to propose an optimized hardware/software partitioning algorithm. We work on the hypothesis that some specific features of certain published algorithms can be advantageously combined for the improvement of a base partitioning algorithm, and of its generated heterogeneous systems. The set of optimizations proposed for the achievement of this new algorithm encompass: generalization of candidate target architectures with the inclusion of FPGA’s for the partitioning, precise consideration of functions’ implementation costs and power consumptions in hardware, manipulation of systems with dynamically reconfigurable hardware, and consideration of multiple implementation alternatives for an application node in a given processor. These optimizations are implemented in successive versions of the proposed partitioning algorithm, which are tested with two signal processing applications. The partitioning results demonstrate the effect of each optimization on the achieved heterogeneous system quality. pt_BR
dc.description.abstract Resumé: Cette thèse a pour but de proposer un algorithme de partitionnement matériel/logiciel optimisé. On travaille sur l’hypothèse de que quelques caractéristiques spécifiques à certains algorithmes déjà publiés puissent être combinées de façon avantageuse, menant à l’amélioration d’un algorithme de partitionnement de base et, par conséquence, des systèmes hétérogènes générés par cet algorithme. L’ensemble d’optimisations proposées pour être réalisées dans ce nouvel algorithme consiste en: généralisation des architecturescible candidates avec l’ajout de FPGA’s pour le partitionnement, considération précise des coûts et puissances des fonctions allouées en matériel, ordonnancement de systèmes au matériel dynamiquement reconfigurable, et prise en compte de plusieurs alternatives d’implémentation d’un noeud d’application dans un même processeur. Ces optimisations sont implémentées en versions successives de l’algorithme de partitionnement proposé, lesquelles sont testées avec deux applications de traitement du signal. Les résultats du partitionnement démontrent l’effet de chaque optimisation sur la qualité du système hétérogène obtenu. pt_BR
dc.identifier.uri http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1280
dc.date.accessioned 2018-07-27T17:11:09Z
dc.date.available 2018-07-27
dc.date.available 2018-07-27T17:11:09Z
dc.type Tese pt_BR
dc.subject Algoritmo de particionamento pt_BR
dc.subject Sistema dinamicamente reconfiguráveis - comunicação pt_BR
dc.subject Sistemas eletrônicos pt_BR
dc.subject Particionamento de aplicações pt_BR
dc.subject Perfinamento de nós hardware e software pt_BR
dc.subject Partitioning algorithm pt_BR
dc.subject Algorithme de partitionnement pt_BR
dc.rights Acesso Aberto pt_BR
dc.creator SOUZA, Daniel Cardoso de.
dc.publisher Universidade Federal de Campina Grande pt_BR
dc.language por pt_BR
dc.title.alternative Existence of global attractor for an evolving equation with convolution. pt_BR
dc.title.alternative Existence d'un attracteur global pour une équation en évolution avec convolution. pt_BR
dc.description.sponsorship Capes pt_BR
dc.identifier.citation SOUZA, Daniel Cardoso de. Algoritmo de particionamento aplicado a sistemas dinamicamente reconfiguráveis em telecomunicações. 2006. 171f. (Tese de Doutorado em Engenharia Elétrica), Programa de Pós-graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2006.. pt_BR


Arquivos deste item

Este item aparece na(s) seguinte(s) coleção(s)

Mostrar registro simples

Buscar DSpace


Busca avançada

Navegar

Minha conta