Estudo de caso para a descrição de técnicas de tolerância a falha em VHDL.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
→
Ver item

dc.creator.ID	VASCONCELOS, M. C. R.	pt_BR
dc.contributor.advisor1	TURNELL, Maria de Fátima Queiroz Vieira.
dc.contributor.advisor1ID	TURNELL, M. F. Q. V.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/1459797138770378	pt_BR
dc.description.resumo	Neste trabalho será apresentado um estado da arte das técnicas de tolerância a falha, principalmente os trabalhos que tiveram como motivação a questão dos defeitos/falhas ligados ao processo de escalonamento dos dispositivos CMOS e sera apresentado os resultados de um estudo de caso baseado na aplicação de arquiteturas tolerantes a falha de um sistema de aquisição de dados de um sensor de temperatura embarcado. Pode-se distinguir basicamente duas linhas de abordagem ao problema de falhas em circuitos: mascaramento de erros e detecção e correção de erros. Nos propomos aqui a implementar uma técnica de cada uma das linhas citadas, a TMR (Triple Modular Redundancy) dentro da proposta de mascaramento de erros e uso de códigos de Hamming na de detecção e correção de erros, para que sejam avaliadas as vantagens e desvantagens de cada método no contexto da aplicação escolhida.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Estudo de caso para a descrição de técnicas de tolerância a falha em VHDL.	pt_BR
dc.date.issued	2007-04-10
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17350
dc.date.accessioned	2021-02-23T18:44:14Z
dc.date.available	2021-03-23
dc.date.available	2021-02-23T18:44:14Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Falha em VHDL	pt_BR
dc.subject	Nanoeletrônica	pt_BR
dc.subject	Tolerância à falha	pt_BR
dc.subject	Técnicas de tolerância a falha	pt_BR
dc.subject	Abordagem de mascaramentos de erros - TMR	pt_BR
dc.subject	Abordagem de detecção e correção de erros	pt_BR
dc.subject	Códigos de Hamming	pt_BR
dc.subject	Detecção e correção de erros - sistema elétrico	pt_BR
dc.subject	VHDL failure	pt_BR
dc.subject	Nanoelectronics	pt_BR
dc.subject	Fault tolerance	pt_BR
dc.subject	Fault tolerance techniques	pt_BR
dc.subject	Error masking approach - TMR	pt_BR
dc.subject	Error detection and correction approach	pt_BR
dc.subject	Hamming codes	pt_BR
dc.subject	Error detection and correction - electrical system	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	VASCONCELOS, Maí Correia Rabelo de.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Case study for the description of fault tolerance techniques in VHDL.	pt_BR
dc.identifier.citation	VASCONCELOS, Maí Correia Rabelo de. Estudo de caso para a descrição de técnicas de tolerância a falha em VHDL. 2007. f35. Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2007. Disponível em:http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17350	pt_BR