Relatório de estágio.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio
→
Ver item

dc.creator.ID	SILVA, C. F.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/9502729288647047	pt_BR
dc.contributor.advisor1	FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1ID	FREIRE, R. C. S.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/4016576596215504	pt_BR
dc.contributor.referee1	DEEP, Gurdip Singh.
dc.description.resumo	Define-se como HDL, de maneira geral, toda linguagem utilizada para descrever um sistema digital [1]. Essas linguagens geralmente apresentam diversos níveis de descrição, desde o mais baixo, como a disposição de transistores num circuito integrado, ate uma descrição puramente comportamental, sendo esse o mais alto nível. Nesses m'veis, se assemelham muito a linguagens de alto nível já existentes. Só pra exemplificar, as duas maiores HDLs, Verilog e VHDL, em seus níveis mais altos se assemelham as linguagens C e ADA, respectivamente [1]. Ha um nível de descrição intermediário chamado de RTL (Register Transfer Level), no qual descreve-se os registradores e as transferências de vetores de informação entre os mesmos. Esse e o nível mais usado para descrição de sistemas digitais por ser o mais alto nível de descrição que ainda mantem uma estrutura de síntese logica simples e por ainda apresentar independência quanto a tecnologia de fabricação do circuito integrado. Se a descrição e feita nos níveis mais básicos, a dependência com a tecnologia e grande e a flexibilidade de fabricação e perdida. Sistemas digitais em geral não são simples. Em detalhes, podem consistir em milhões de elementos, isto 6, transistores ou portas logicas. Deste modo, para sistemas digitais de grande porte, o projeto no nível de portas logicas torna-se inviável Por muitas décadas, esquemáticos das portas lógicas serviram como a linguagem comum dos projetos digitais. Hoje, a complexidade do hardware cresceu de tal maneira que um esquemático com portas logicas torna-se quase inútil, uma vez que apenas mostra uma teia de conexões entre os componentes, não evidenciando nada com relação a funcionalidade do projeto [1]. A mais significativa mudança ocorrida nas ultimas décadas no modo de se projetar sistemas digitais foi sem duvida a transição do uso de esquemáticos lógicos para o uso de ferramentas de modelagem comportamental e síntese logica. Durante muito tempo as habilidades essenciais de um projetista de circuito integrado digital estavam na capacidade do manuseio eficiente do layout do circuito no nível dos transistores e na capacidade do uso de ferramentas de captura capazes de, através desses 4 Christian Farias da Silva Relatório de Estágio layouts, gerar um esquemático no nível das portas logicas. Essas habilidades, no entanto, foram sendo substituídas, gradativamente, por outras relacionadas ao domínio das HDLs. Segundo Devadas, et ah, "A importância de cada uma dessas capacidades esta agora se tornando secundaria com relação a capacidade de escrita de um modelo eficiente em HDL de um circuito integrado"[2].	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Relatório de estágio.	pt_BR
dc.date.issued	2000-03-10
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17634
dc.date.accessioned	2021-03-12T17:01:23Z
dc.date.available	2021-03-12
dc.date.available	2021-03-12T17:01:23Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Estágio em Engenharia Elétrica	pt_BR
dc.subject	Linguagens de descrição de hardware	pt_BR
dc.subject	Sistema de prototipagem FPGA	pt_BR
dc.subject	Dispositivos FLEX10K	pt_BR
dc.subject	Placa Sprit	pt_BR
dc.subject	Max+PlusII	pt_BR
dc.subject	Laboratório de Instrumentação Eletrônica e Controle - UFCG	pt_BR
dc.subject	Prototipagem de ASICs	pt_BR
dc.subject	Concepção de ASICs	pt_BR
dc.subject	Application Specific Integrated Circuit	pt_BR
dc.subject	Dispositivos Lógico Programáveis	pt_BR
dc.subject	Field Programmable Gate Array	pt_BR
dc.subject	Electrical Engineering Internship	pt_BR
dc.subject	Hardware description languages	pt_BR
dc.subject	FPGA prototyping system	pt_BR
dc.subject	FLEX10K devices	pt_BR
dc.subject	Sprit Board	pt_BR
dc.subject	Electronic Instrumentation and Control	pt_BR
dc.subject	Laboratory	pt_BR
dc.subject	ASIC prototyping	pt_BR
dc.subject	Conception of ASICs	pt_BR
dc.subject	Application Specific Integrated Circuit	pt_BR
dc.subject	Programmable Logic Devices	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	SILVA, Christian Farias da.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Internship report.	pt_BR
dc.identifier.citation	SILVA, Christian Farias da. Relatório de estágio. 2000. 34f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Ciências e Tecnologia, Universidade Federal da Paraíba – Campus II – Campina Grande - Paraíba - Brasil, 2000. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17634	pt_BR