Implementação em FPGA do algoritmo CORDIC.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio
→
Ver item

dc.creator.ID	ARRUDA, I. Y. B.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/5196902234564703	pt_BR
dc.contributor.advisor1	FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1ID	FREIRE, R. C. S.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/4016576596215504	pt_BR
dc.contributor.referee1	MORAIS, Marcos Ricardo Alcântara.
dc.description.resumo	O presente relatório de estágio apresenta os passos para a implementação de um hardware cuja finalidade é calcular as funções trigonométricas seno e cosseno baseado no algoritmo CORDIC. A descrição da estrutura e do comportamento do hardware foi feita por meio de linguagem de descrição de hardware (HDL - Hardware Description Language), HDL adotada para esse projeto foi Verilog. Os testes do hardware foram então realizados utilizando o FPGA (Field Programmable Gate Array) Cyclone II contido na placa de desenvolvimento DE2-70 da Altera.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Implementação em FPGA do algoritmo CORDIC.	pt_BR
dc.date.issued	2009-12
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17737
dc.date.accessioned	2021-03-19T17:39:05Z
dc.date.available	2021-03-19
dc.date.available	2021-03-19T17:39:05Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Estágio em Engenharia Elétrica	pt_BR
dc.subject	Algoritmo CORDIC	pt_BR
dc.subject	Funções trigonométricas seno e cosseno	pt_BR
dc.subject	Linguagem HDL	pt_BR
dc.subject	Hardware Description Language	pt_BR
dc.subject	Verilog	pt_BR
dc.subject	FPGA - Field Programmable Gate Array	pt_BR
dc.subject	Field Programmable Gate Array	pt_BR
dc.subject	Electrical Engineering Internship	pt_BR
dc.subject	Electrical Engineering Internship	pt_BR
dc.subject	Sine and cosine trigonometric functions	pt_BR
dc.subject	HDL Language	pt_BR
dc.subject	Hardware Description Language	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	ARRUDA, Italo Yure Braga.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	FPGA implementation of the CORDIC algorithm.	pt_BR
dc.identifier.citation	ARRUDA, Italo Yure Braga. Implementação em FPGA do algoritmo CORDIC. 2009. 41f. (Relatório de Estágio Supervisionado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2009. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17737	pt_BR