dc.creator.ID |
ARAÚJO, D. B. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/4533756082631526 |
pt_BR |
dc.contributor.advisor1 |
FREIRE, Raimundo Carlos Silvério. |
|
dc.contributor.advisor1ID |
FREIRE, R. C. S. |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/4016576596215504 |
pt_BR |
dc.description.resumo |
A produção de circuitos integrados é um processo composto de várias etapas, desde
a descrição da função a ser realizada pelo circuito, passando pela sua modelagem com
componentes eletrônicos, simulações para verificações de resultados, implementação do
leiaute (processo que define as disposições físicas dos componentes na pastilha de silício) e
por fim, o empacotamento que será enviado para os testes.
Este TCC teve como objetivo a implementação de um leiaute de um Amplificador
Operacional CMOS de Dois Estágios de um determinado projeto [2], fazendo a utilização do
Cadence® para a simulação do esquemático, para a criação do leiaute e para a extração de
parasitas do mesmo. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica. |
pt_BR |
dc.title |
Projeto de leiaute de um amplificador operacional de dois estágios. |
pt_BR |
dc.date.issued |
2010-07 |
|
dc.description.abstract |
The fabrication of integrated circuits is a complex process developed in some
steps, since the description of the function to be realized by the circuit, passing through
its casting with electrical components, simulations to verify the results, implementation
of the circuit layout (which is the process that defines the physical positions of each
component in the wafer), ending with the packaging and the tests.
The main purpose of this work was the implementation of a layout of a Two Stage
CMOS Operational Amplifier from a project [2], using the Cadence® tool to simulate the
schematic, to implement the layout and to extract the parasites from the system. |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113 |
|
dc.date.accessioned |
2021-04-14T20:58:22Z |
|
dc.date.available |
2021-04-14 |
|
dc.date.available |
2021-04-14T20:58:22Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
Amplificador operacional CMOS |
pt_BR |
dc.subject |
Layout - amplificador operacional |
pt_BR |
dc.subject |
Cadence® |
pt_BR |
dc.subject |
Virtuoso® |
pt_BR |
dc.subject |
CMOS Operational Amplifier |
pt_BR |
dc.subject |
Layout - operational amplifier |
pt_BR |
dc.subject |
Cadence® |
pt_BR |
dc.subject |
Virtuoso® |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
ARAÚJO, Diego Buriti. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Layout design of a two-stage operational amplifier. |
pt_BR |
dc.identifier.citation |
ARAÚJO, Diego Buriti. Projeto de leiaute de um amplificador operacional de dois estágios. 2010. 37f.
(Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2010. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18113 |
pt_BR |