Relatório de estágio supervisionado.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio
→
Ver item

dc.creator.ID	ALMEIDA, D. W. F.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/9780350467187649	pt_BR
dc.contributor.advisor1	GUERRA, Francisco das Chagas Fernandes.
dc.contributor.advisor1ID	GUERRA, F. C. F.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/1912783247913427	pt_BR
dc.contributor.referee1	MONTERO, Luis Reyes Rosales.
dc.description.resumo	O estágio supervisionado foi realizado no Laboratório de Proteção e Simulação de Sistemas de Potencia (LASSE) do Departamento de Engenharia Elétrica da Universidade Federal de Campina Grande, com orientação do professor Francisco das Chagas Fernandes Guerra, no período de agosto a novembro de 2006. O estagio teve como objetivo efetuar melhorias no citado laboratório, nos aspectos de organização e desenvolvimento de instrumentos, bem como elaboração de respectivos manuais de utilização. Como exemplo das atividades realizadas, pode-se citar a montagem de fontes de tensão, elaboração de tutorial para construção de placas de circuito impresso (PCI), tutorial para elaboração de layout para PCI com o software Layout Plus®, catalogação e organização de componentes eletrônicos existentes no laboratório, montagem da PCScope e a implementação de chave síncrona micro controlada (CSuC). Este relatório e composto de forma modular, de modo a contemplar cada atividade desenvolvida neste período. Desta forma, cada tópico pode ser lido independentemente dos outros.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Relatório de estágio supervisionado.	pt_BR
dc.date.issued	2006-11
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18280
dc.date.accessioned	2021-04-23T17:55:12Z
dc.date.available	2021-04-23
dc.date.available	2021-04-23T17:55:12Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Estágio em Engenharia Elétrica	pt_BR
dc.subject	Laboratório de Proteção e Simulação de Sistemas de Potência - LASSE	pt_BR
dc.subject	Placas de circuito impresso - construção	pt_BR
dc.subject	Software Layout Plus®	pt_BR
dc.subject	Construção de placas de circuito impresso - tutorial	pt_BR
dc.subject	Electrical Engineering Internship	pt_BR
dc.subject	Laboratory of Protection and Simulation of Power Systems - LASSE	pt_BR
dc.subject	Printed circuit boards - construction	pt_BR
dc.subject	Layout Plus® software	pt_BR
dc.subject	Construction of printed circuit boards - tutorial	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	ALMEIDA, Diogo Wallace Ferreira de.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Supervised internship report.	pt_BR
dc.identifier.citation	ALMEIDA, Diogo Wallace Ferreira de. Relatório de estágio supervisionado. 2006. 30f. (Relatório de Estágio Supervisionado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2006. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18280	pt_BR