Implementação de um gerador de ambiente de verificação de IPs.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Monografias
→
Ver item

dc.creator.ID	NOBRE, S. B.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/8028799728984502	pt_BR
dc.contributor.advisor1	SANTOS JÚNIOR, Gutemberg Gonçalves dos.
dc.contributor.advisor1ID	SANTOS JÚNIOR, G. G.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/0204301941083935	pt_BR
dc.contributor.referee1	MORAIS, Marcos Ricardo Alcântara.
dc.description.resumo	O gerador de ambiente de veriĄcação de IPs é uma ferramenta que deve auxiliar veriĄcadores, de maneira a automatizar o processo de implementação de uma versão stub do ambiente. Este basei-se no uso de informações contidas em um arquivo e na determinação de um padrão a ser seguido para o stub do ambiente. O ambiente gerado possui um padrão comum e muito utilizado. A implementação deu-se utilizando a linguagem de alto nível Java.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Implementação de um gerador de ambiente de verificação de IPs.	pt_BR
dc.date.issued	2018-12-25
dc.description.abstract	The IP veriĄcation environment generator is a tool that should aid veriĄers in order to automate the process of implementing a textit stub version of the environment. This is based on the use of information contained in a Ąle and on determining a pattern to be followed for the textit stub environment. The generated environment has a common and widely used standard and was implemented using the Java.	pt_BR
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945
dc.date.accessioned	2021-05-20T20:31:40Z
dc.date.available	2021-05-20
dc.date.available	2021-05-20T20:31:40Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Verificação de IPs	pt_BR
dc.subject	Ambiente de verificação de IPs	pt_BR
dc.subject	Systemverilog	pt_BR
dc.subject	Stub do ambiente	pt_BR
dc.subject	Gerador de ambiente de verificação	pt_BR
dc.subject	Verifying IPs	pt_BR
dc.subject	IP verification environment	pt_BR
dc.subject	Environment Stub	pt_BR
dc.subject	Verification environment generator	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	NOBRE, Saul Borges.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Implementation of an IP verification environment generator.	pt_BR
dc.identifier.citation	NOBRE, Saul Borges. Implementação de um gerador de ambiente de verificação de IPs. 2018. 66f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18945	pt_BR