dc.creator.ID |
ABRANTES, R. F. R. |
pt_BR |
dc.creator.Lattes |
http://lattes.cnpq.br/1816682733578201 |
pt_BR |
dc.contributor.advisor1 |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
|
dc.contributor.advisor1ID |
SANTOS JÚNIOR, G. G |
pt_BR |
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/0204301941083935 |
pt_BR |
dc.contributor.referee1 |
MORAIS, Marcos Ricardo Alcântara. |
|
dc.contributor.referee1ID |
MORAIS, M. R. A. |
pt_BR |
dc.description.resumo |
A criptografia aplicada à segurança em transações de informações eletrônicas
adquiriu uma grande relevância nos últimos anos. O Advanced Encryption Standard
(AES) é utilizado para proteção de dados, desde dados governamentais até redes de WiFi,
por exemplo. O tamanho de sua chave torna-o mais robusto contra ação de hackers. Este
trabalho apresenta um estudo sobre o AES e a implementação do mesmo em hardware.
Inicialmente, foi feito um estudo teórico acerca do tema, seguido da arquitetura proposta
e finalmente, resultados de simulações e testes realizado em uma FPGA para validação
do algoritmo. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
Centro de Engenharia Elétrica e Informática - CEEI |
pt_BR |
dc.publisher.initials |
UFCG |
pt_BR |
dc.subject.cnpq |
Engenharia Elétrica. |
pt_BR |
dc.title |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
pt_BR |
dc.date.issued |
2018 |
|
dc.description.abstract |
Encryption applied to security of electronic information transactions has become
more relevant in past years. The Advanced Encryption Standard (AES) is used for data
protection, from government data to WiFi networks, for example. The size of its key
makes it more robust against hackers. This work presents a study about AES and its
implementation in hardware. Initially, a theoretical study was done on the subject,
followed by the proposed architecture and finally, results of simulations and tests
performed in a FPGA for validation of the algorithm. |
pt_BR |
dc.identifier.uri |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946 |
|
dc.date.accessioned |
2021-05-20T20:33:38Z |
|
dc.date.available |
2021-05-20 |
|
dc.date.available |
2021-05-20T20:33:38Z |
|
dc.type |
Trabalho de Conclusão de Curso |
pt_BR |
dc.subject |
Advanced Encryption Standart |
pt_BR |
dc.subject |
Hardware de encriptação e decriptação |
pt_BR |
dc.subject |
Decriptação |
pt_BR |
dc.subject |
Encriptação |
pt_BR |
dc.subject |
Design de algoritmo |
pt_BR |
dc.subject |
Segurança de dados |
pt_BR |
dc.subject |
FPGA - Field Programmable Gate Array |
pt_BR |
dc.subject |
Field Programmable Gate Array - FPGA |
pt_BR |
dc.subject |
Arranjo de portas programáveis em campo |
pt_BR |
dc.subject |
Algoritmo AES - Advanced Encryption Standart |
pt_BR |
dc.subject |
Advanced Encryption Standart |
pt_BR |
dc.subject |
Encryption and decryption hardware |
pt_BR |
dc.subject |
Decryption |
pt_BR |
dc.subject |
Encryption |
pt_BR |
dc.subject |
Algorithm design |
pt_BR |
dc.subject |
Data security |
pt_BR |
dc.subject |
FPGA - Field Programmable Gate Array |
pt_BR |
dc.subject |
Field Programmable Gate Array - FPGA |
pt_BR |
dc.subject |
Field programmable door arrangement |
pt_BR |
dc.subject |
AES Algorithm - Advanced Encryption Standart |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.creator |
ABRANTES, Rubens Fernandes Roux. |
|
dc.publisher |
Universidade Federal de Campina Grande |
pt_BR |
dc.language |
por |
pt_BR |
dc.title.alternative |
Implementation in encryption and decryption hardware using Advanced Encryption Standart (AES). |
pt_BR |
dc.identifier.citation |
ABRANTES, Rubens Fernandes Roux. Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). 2018. 35f.
(Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946 |
pt_BR |