Relatório de estágio: modelagem eficiente em SystemC.

Página inicial
→
Campus Campina Grande | Centro de Engenharia Elétrica e Informática - CEEI
→
CURSOS DE GRADUAÇÃO DO CEEI
→
Curso de Bacharelado em Engenharia Elétrica
→
Curso de Bacharelado em Engenharia Elétrica - CEEI - Relatórios de Estágio
→
Ver item

dc.creator.ID	ASSIS, F. G.	pt_BR
dc.creator.Lattes	http://lattes.cnpq.br/9046976071664654	pt_BR
dc.contributor.advisor1	MORAIS, Marcos Ricardo Alcântara.
dc.contributor.advisor1ID	MORAIS, M. R. A.	pt_BR
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/6425114303423453	pt_BR
dc.contributor.referee1	OLIVEIRA, Alexandre Cunha.
dc.description.resumo	Este trabalho tem como intuito descrever as atividades realizadas no âmbito profissional durante o Estágio Integrado, como parte indispensável para a formação acadêmica em Engenharia Elétrica. O estágio foi realizado durante o período de 13/06/2013 a 11/04/2014 na Freescale Semicondutores do Brasil LTDA, precisamente no BSTC (Brazil Semiconductor Technological Center), com carga horária de 40 horas semanais e atendendo aos requisitos previstos na Resolução 01/2012 do Colegiado do Curso de Graduação de Engenharia Elétrica e em consonância com a Lei do Estágio (Lei 11.788/2008).	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Centro de Engenharia Elétrica e Informática - CEEI	pt_BR
dc.publisher.initials	UFCG	pt_BR
dc.subject.cnpq	Engenharia Elétrica.	pt_BR
dc.title	Relatório de estágio: modelagem eficiente em SystemC.	pt_BR
dc.date.issued	2014-04-25
dc.identifier.uri	http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19668
dc.date.accessioned	2021-06-28T18:12:25Z
dc.date.available	2021-06-28
dc.date.available	2021-06-28T18:12:25Z
dc.type	Trabalho de Conclusão de Curso	pt_BR
dc.subject	Estágio em Engenharia Elétrica	pt_BR
dc.subject	Freescale Semicondutores do Brasil LTDA	pt_BR
dc.subject	Brazil Semiconductor Technolocal Center	pt_BR
dc.subject	Modelagem eficiente em SystemC	pt_BR
dc.subject	SystemC - modelagem eficiente	pt_BR
dc.subject	Verificação de hardware	pt_BR
dc.subject	Modelagem baseada em transações - TLM	pt_BR
dc.subject	Enhanced Time Processing Unit - TPU	pt_BR
dc.subject	Internship in Electrical Engineering	pt_BR
dc.subject	Efficient modeling in SystemC	pt_BR
dc.subject	SystemC - efficient modeling	pt_BR
dc.subject	Hardware check	pt_BR
dc.subject	Transaction Based Modeling - TLM	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.creator	ASSIS, Felipe Gonçalves.
dc.publisher	Universidade Federal de Campina Grande	pt_BR
dc.language	por	pt_BR
dc.title.alternative	Stage report: efficient modeling in SystemC.	pt_BR
dc.identifier.citation	ASSIS, Felipe Gonçalves. Relatório de estágio: modelagem eficiente em SystemC. 2014. 27f. (Relatório de Estágio) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2014. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19668	pt_BR